JPH02307258A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電源に印加される過電圧に対して、電源静電
破壊耐圧を高くした半導体集積回路装置に関するもので
ある。

従来の技術 近年、半導体集積回路装置の高集積化、大規模化が進み
、素子が微細化されていくにつれて、静電破壊耐圧を所
定のレベルに維持していくことが困難となってきた。特
に電源端子については、その他の端子に用いられている
保護抵抗の使用が困難であるため、電源端子保護のため
の有効な手段が待望されていた。

以下に従来の半導体集積回路装置について説明する。

第３図は従来の半導体集積回路装置の回路ブロックの配
置例を示し、１は電源電位（以下Ｖｃｃと表わす）を供
給するＶＣＣバッド、２は接地電位（以下ＶＳ８と表わ
す）を供給するＶＳＳバッド、３ａおよヒ３ｂは入出力
パッド、４ａおよび４ｂは入出力保護回路、　５ａ〜５
ｄは機能回路、６は電源保護回路、７ａ〜７ｆは配線イ
ンピーダンスである。

次に、第１図の半導体集積回路装置の各回路ブロックの
機能を説明する。Ｖｃｃバッド１とＶＳ８バッド２から
機能回路５ａ〜５ｄに電圧が供給さｎ。

入出力バッド３ａ　、　３ｂから入出力保護回路４ａ　
。

４ｂを介して制御信号または入力信号が機能回路５ａ〜
５ｄに供給され、機能回路５ａ〜５ｄから入出力パッド
３ａ、３ｂに出力信号が出力される。入出力保護回路４
ａ、４ｂは入出力バツド３ａ、３ｂに印加される過電圧
を吸収し、電源保護回路６はそのＶｃｃ端子とＶｓｓ端
子間の耐圧、ｔ−１ｍ！能回路５ａ　〜５ｄのＶｃｃ端
子とＶＳＳ端子間の耐圧以下に設定することにより、Ｖ
ｃｃパッドに過電圧が印加された場合にＶｃｃ端子とＶ
ｓｓ端子間を低インピーダンスで接続して過電圧を吸収
し、機能回路５ａ〜５ｄを保護する。

発明が解決しようとする課題 第３図に示した半導体集積回路装置において、ＶＣＣバ
ッド１に過電圧が印加され、電源保護回路６のＶｃｃ端
子とＶｓｓ端子が低インピーダンスで接続されると、Ｖ
ＣＣバッド１とＶｓｓバッド２闇の電流は電源保護回路
６を弁した経路に集中する。半導体集積回路装置内の１
！！２線は微細な配線が使用されるため、配線の形状に
よって電流容址に制限があり、大電流が流れると配線イ
ンピーダンスが増加し、亀ｇ保護回路６のＶｓｓ端子の
電位が上昇して電源保護回路６に印加された過電圧の実
効値が低下し、電源保護回路６が機能しなくなる。るる
いは、大電流の集中によジ配線または電源保護回路が破
壊に至る。

ま九、半導体Ｓ積回路装置が動作状１侭であシ、特定の
機能回路周辺の基板電位が局部的に変動している場合、
前記特定の機能回路の耐、圧が低下し、Ｖｃｃバッドに
印加された過電圧により機能回路が破壊するという問題
を有している。

本発明は上記問題を解決するもので、耐圧の高い半導体
集積回路装置を提供することを目的とするものである。

ｙＡ題を解決するための手段 上記課題全解決するために、本発明の半導体集積回路装
置は、電源電位を供給するＶＣＣ配線と接地電位？供給
するＶｓｓ配線との間に挿入される電源保護回路を半導
体基板上の機能回路近傍に複数ｆ固分散配置した溝底を
有したものである。

作用 上記溝底によυ、Ｖｃｃバッドに印加された過電圧を吸
収する電流経路を増すとともに、局部的な耐圧低下が発
生した場合には近傍に配置された電源保護回路によって
過電圧を吸収して機能回路を保護し、静電破壊１＃圧の
高い半導体Ｓ積回路装置を実現することができるもので
ある。

実施例 以下に本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における半導体集積回路装置
の回路ブロックの配置図を示す。第１図において、１は
Ｖｃｃバット、２１ｄ　Ｖｓｓ　ｔ＜　ツト、３ａおよ
び３ｂは入出力パッド、４ａおよび４ｂは入出力保護回
路、５８〜５ｄは機能回路、６３〜６ｅは電源保護回路
、７ａ〜７ｆは配線インピーダンスであり、電源保護回
路６ａ〜６ｅを除く各ブロックの機能は従来例の半導体
集積回路装置と全く同じである。

ここで、電源保護回路６ａ〜６ｅはそれぞれＶＣＣバッ
ド１および機能回路５ａ〜５ｄの近傍に配置されている
。

Ｖｃｃバッド１に過電圧が印加された場合、電源保護回
路６ａ〜６ｅの内の複数ｆｖＡＶｃｃ端子とＶｓｓ端子
間を低インピーダンスで接続して過電圧を吸収する。こ
のように、過電圧吸収電流経路を複数に増したことによ
って１＠の電流保護回路に電流が集中することを防ぐこ
とができる。

第１図の半導体集積回路装置が動作中で、機能回路５ａ
を形成する部分の基板電位が局部的に変動して機能回路
５ａの耐圧が低下し九場合、機能回路５ａの近傍に配置
された電源保護回路６ｂの耐圧が同様に低下している。

この状態でＶｃｃバッド１に過電圧が印加されると、を
源保護回路６ｂが過電圧を吸収して機能回路５ａを床層
する。同様にして、機能回路５ｂ、５ｃ、５ｄの近傍に
配置された電源保護回路ｂｃ　＋　６ｄ　＋　６　ｅが
それぞれ機能回路５ｂ　、５ｃ　、５ｄ　ｋ　床Ｍする
。

第２図（ａＪは耐圧の低い電源保護回路と近傍の機能回
路内のドレインをＶＣＣに接続したＭＯＳ　ｌ−ランジ
スタの回路図の一例を示す。第２図（ａＪにおいて、８
はＶｃｃ配線、９はＶｓｓ配線であり、機能回路５では
ＭＯＳ　）ツンジスタ１０はＶｃｃ配線８に接続され、
電源保護回路６では耐圧の低いＭＯＳトランジ７り１１
がＶｃｃ配線８と、ＶＳＳ配線９の１田に接続されてい
る。

第２図ｆｂｌは第２図（ａｌの回路を形成した半導体集
積回路装置の断面概要図の一例を示す。第２図（ｂｌに
おいて、１２はンーヌ・ドＶイン拡敢頭域、１３はＭＯ
Ｓ　）ヲンジスタのしきい値電圧を高めるためのエンハ
ンスメント形成不純物拡散＠域、１４は、半導体基板で
あり、機能回路５内のＭＯＳ　）ランジメタ１０ハチヤ
ンネ／Ｌ／ｆｆｉ［にエンハンスメント形成不純物拡散
領域１３が設けられ、このエンハンスメント形成不純物
拡散頭載１３とソース・ドレイン拡散頭載１２との間に
形成されるＰＮ接合の空乏層幅を小さくシて、ソース・
ドレイン間のバンチスルー耐圧を高めている。これに対
して、電源保護回路６内のＭＯＳ　ｌ−ヲンジスタ１１
はチャネル頭域にエンハンスメント形成不純物拡散領域
を設けていないため、ＭＯＳ　ｌ−フンジスタ１０と比
較してバンチスルー耐圧が低い構成となっていみ。

そこで、ＶＣＣ配線８に過電圧が印加された場合、ＭＯ
Ｓ　）ツンジスタ１１はＭＯＳ　）ランジスタ１０より
も低い電圧でバンチスルー状態となり、Ｖｃｃ配線８と
ＶＳ８配線９とを低インピーダンスで接続されることに
なり、過電圧を吸収して機能回路５内のＭＯＳトランジ
スタ１０を保護する。

このように、Ｖｃｃ配線に接続する端子とＶＳＳ配線に
接続する端子間の耐圧が機能回路の耐圧以下の？［源保
護回路６ａ〜６ｅを複数個分数配置することによ！ｌ、
ＶＣＣバッド１に印加される過電圧を吸収する電流経路
を複数に分散するとともに、近傍の機能回路５８〜５ｄ
の耐圧が低下した状態では機能回路よシも低い耐圧を有
する電源保護回路６ｂ〜６ｅによシ近傍の機能回路５３
〜５ｄを保護できる。

発明の効果 以上のように本発明によれば、Ｖｃｃ配線とＶＳＳ配線
との間に挿入される電源保護回路を半導体基板上の機能
回路の近傍に分散配置したことによυ、耐圧の高い半導
体集積回路装置を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における半導体集積回路装置
のブロック配置図、＠２図（ａｌはＶＣＣ配線とＶｓｓ
配線の間の挿入した電源保護回路と近傍の機能回路の一
例を示す回路図、第２図（ｂｌは第２図（ａ）の回路を
形成した半導体集積回路装置の一例を示す断面概要図、
第３図は従来例の半導体集積回路装置のブロック配置図
である・。 １・・・Ｖｃｃバッド、２・・・Ｖｓｓバッド、３ａ、
３ｂ・・・入出力パッド、４ａ、４ｂ・・・入出力保護
回路、５ａ〜５ｄ・・・機能回路、６．６ａ〜６ｅ・・
・電源保護回路、７３〜７ｆ・・・配線インピーダンス
、８・・・Ｖｃｃ配線、９・・・Ｖｓｓ配線、１０・・
・ＭＯＳ　）ツンジスタ、１１・・・耐圧の低いＭＯＳ
　）ブンジスタ、１２・・・ソース・ドレイン拡散ｆｆ
ｉ域、１３・・・エンハンスメント形成不純物拡散領域
、１４・・・半導体基板。 代理人　　　森　　本　　義　　弘 第１図 ６ａ　　　　１ 第２図 ５　　　　δ Ｌ　−一−−−−−Ｊ　　Ｌ　　−−−Ｊｔａ−−−’
ｌ−Ｕ＊＄Ｗ；を 第３図 乙

Claims (1)

【特許請求の範囲】
1. １、電源電位を供給する電源配線と接地電位を供給する
   接地配線との間に挿入される電源保護回路を半導体基板
   上の機能回路の近傍に複数個分散して配置した半導体集
   積回路装置。