JPH0230189B2 - - Google Patents
Info
- Publication number
- JPH0230189B2 JPH0230189B2 JP55138026A JP13802680A JPH0230189B2 JP H0230189 B2 JPH0230189 B2 JP H0230189B2 JP 55138026 A JP55138026 A JP 55138026A JP 13802680 A JP13802680 A JP 13802680A JP H0230189 B2 JPH0230189 B2 JP H0230189B2
- Authority
- JP
- Japan
- Prior art keywords
- signal charge
- storage region
- transfer means
- charge transfer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
この発明は残像を小さくした固体撮像装置とそ
の駆動方法に関する。
の駆動方法に関する。
固体撮像装置の中でも電荷結合素子（CCD）
を用いた固体撮像装置は出力容量が小さいために
雑音が小さく、きわめて低照度での撮像が可能で
ある。しかし、例えば、従来のｐ−ｎ接合を蓄積
領域に用いたインターライン転送方式CCD固体
撮像装置では低照度ほど残像は目立つようにな
り、再生画像は見るに耐えないものになつてしま
う。従つて雑音が低照度撮像限界を決めるのでは
なく、残像が低照度限界を決めることになる。残
像を減少すれば撮像可能な限界照度を低くするこ
とが出来る。
を用いた固体撮像装置は出力容量が小さいために
雑音が小さく、きわめて低照度での撮像が可能で
ある。しかし、例えば、従来のｐ−ｎ接合を蓄積
領域に用いたインターライン転送方式CCD固体
撮像装置では低照度ほど残像は目立つようにな
り、再生画像は見るに耐えないものになつてしま
う。従つて雑音が低照度撮像限界を決めるのでは
なく、残像が低照度限界を決めることになる。残
像を減少すれば撮像可能な限界照度を低くするこ
とが出来る。
第１図はｐ−ｎ接合を蓄積領域に用いたインタ
ーライン転送方式CCD2次固体撮像装置の平面模
式図である。ｐ型半導体基板の受光側の主面にこ
の基板とpn接合し、入射光による信号電荷を蓄
積するｎ型の蓄積領域１が多数個複数列に配列形
成されている。蓄積領域１の各列ごとに近接し対
応して信号電荷転送手段としての垂直CCDレジ
スタ２が形成されている。蓄積領域１と垂直
CCDレジスタ２との間にはトランスフアゲート
３が設けられている。垂直CCDレジスタ２の一
方の端部は水平CCDレジスタ４に接続されてお
り、この水平CCDレジスタ４の一方の端部は出
力装置５に接続されている。光電変換を行なう蓄
積領域１以外の部分はアルミニウムによつて光遮
蔽されている。
ーライン転送方式CCD2次固体撮像装置の平面模
式図である。ｐ型半導体基板の受光側の主面にこ
の基板とpn接合し、入射光による信号電荷を蓄
積するｎ型の蓄積領域１が多数個複数列に配列形
成されている。蓄積領域１の各列ごとに近接し対
応して信号電荷転送手段としての垂直CCDレジ
スタ２が形成されている。蓄積領域１と垂直
CCDレジスタ２との間にはトランスフアゲート
３が設けられている。垂直CCDレジスタ２の一
方の端部は水平CCDレジスタ４に接続されてお
り、この水平CCDレジスタ４の一方の端部は出
力装置５に接続されている。光電変換を行なう蓄
積領域１以外の部分はアルミニウムによつて光遮
蔽されている。
このようなインターライン転送方式CCD2次元
イメージセンサの駆動方法と動作の様子を説明す
る。
イメージセンサの駆動方法と動作の様子を説明す
る。
信号電荷蓄積時に、入射光に反応して蓄積領域
１に信号電荷が蓄積される。この信号電荷はトラ
ンスフアゲート３がオン状態になりチヤネルが形
成されることによつて、垂直CCDレジスタ２に
移される。トランスフアゲート３がオフ状態にな
りチヤネルがなくなると、垂直CCDレジスタ２
と蓄積領域１との間に電位障壁ができ、信号電荷
の次の蓄積が始まる。垂直CCDレジスタ２と水
平CCDレジスタ４はパルスによつて駆動され、
垂直CCDレジスタ２へ移つた信号電荷は垂直
CCDレジスタ２の端部に転送し、さらに水平
CCDレジスタ４を通つて出力装置５へ移動させ
る。
１に信号電荷が蓄積される。この信号電荷はトラ
ンスフアゲート３がオン状態になりチヤネルが形
成されることによつて、垂直CCDレジスタ２に
移される。トランスフアゲート３がオフ状態にな
りチヤネルがなくなると、垂直CCDレジスタ２
と蓄積領域１との間に電位障壁ができ、信号電荷
の次の蓄積が始まる。垂直CCDレジスタ２と水
平CCDレジスタ４はパルスによつて駆動され、
垂直CCDレジスタ２へ移つた信号電荷は垂直
CCDレジスタ２の端部に転送し、さらに水平
CCDレジスタ４を通つて出力装置５へ移動させ
る。
第４図は第１図に示したCCD2次元固体撮像装
置の−線に沿う断面及び各領域の電位分布を
示す図である。また、第１図と同一領域は同一記
号で示してある。単一セルを構成するｎ型蓄積領
域１、垂直CCDレジスタ２、トランスフアゲー
ト領域３はｐ型基板６上に形成されている。１２
はトランスフアゲート電極、１３は垂直CCDの
転送電極で基板６主面に二酸化シリコン膜のよう
な絶縁層１４を介して形成されている。
置の−線に沿う断面及び各領域の電位分布を
示す図である。また、第１図と同一領域は同一記
号で示してある。単一セルを構成するｎ型蓄積領
域１、垂直CCDレジスタ２、トランスフアゲー
ト領域３はｐ型基板６上に形成されている。１２
はトランスフアゲート電極、１３は垂直CCDの
転送電極で基板６主面に二酸化シリコン膜のよう
な絶縁層１４を介して形成されている。
次に残像の原因を説明する。ｐ型の基板の内部
のフエルミ電位１５を基準としたｎ型の蓄積領域
１の電位をVA、トランスフアゲート３がオン状
態のときのチヤンネル電位をVchとする。このVA
はｐ型の基板６とｎ型の蓄積領域１との間の逆バ
イアス電圧である。また、トランスフアゲート３
のチヤネル部の電気的に中性のときとフエルミ電
位の真性フエルミ電位との差をVFとする。する
とVFは、 VF＝kT／ｑ｜lnNB／ni｜ と表わされる。ただしｋはボルツマン定数、Ｔは
絶対温度、ｑは単位電荷量、NBはチヤネル部の
不純物濃度、niは真性濃度である。ｎ型の蓄積領
域１を完全に空乏化させるのに必要なVAをVDEP
とする。従来の固体撮像装置では蓄積領域１のド
ナー密度が1017個cm3から1021個cm3と大きく、VDEP
は通常の集積回路動作条件よりはるかに大きい。
通常、MOS型の集積回路の最高電圧はｐ−ｎ接
合の耐圧とゲート酸化膜の耐圧によつて決まり、
30Vである。信号電荷蓄積時には、入射光に反応
して蓄積領域１に信号電荷である電子が蓄積さ
れ、蓄積領域１中の空乏層は小さくなり、VAは
曲線１６のように小さくなる。トランスフアゲー
ト３がオン状態になり、チヤネル電位がVchとな
ると、蓄積領域１より垂直CCDレジスタ２へ信
号電荷が移り始める。トランスフアゲート３を
MOS電界効果トランジスタ（MOSFET）とみな
し、蓄積領域１をソースとし、垂直CCDレジス
タ２をドレインと考える。するとVA＜Vch＜−
2VFならばこのMOSFETは強反転状態で動作し、
電荷転送はすみやかに行なわれ、VAはVch−2VF
程度になる。しかしVA＞Vch−2VFではこの
MOSFETは弱反転状態で動作するために、電荷
転送は遅く、VAは最終到達電位であるVch−VFに
なかなか到達しない、トランスフアゲート３をオ
ン状態にするのは垂直帰線期間のうちの１部期間
である。標準テレビジヨン方式でぱ垂直帰線期間
は約1110μsecであり、トランスフアゲート３をオ
ン状態にする期間は通常1μsec程度から500μsec程
度までである。例えばトランスフアゲート３のチ
ヤネル長を5μｍ、チヤネル幅を5μｍ、蓄積領域
１の容量を0.03pFとすると、VAがVch−2VF程度
からVch−VFになるのに必要な時間は数十ｍsec
であり、トランスフアゲート３がオン状態の期間
に比較してはるかに大きい。このため、通常のト
ランスフアゲート３のオン状態の期間では、信号
電荷は蓄積領域１より垂直CCDレジスタ２へ完
全には転送されず、１部の信号電荷が蓄積領域１
に取り残されることになり、この取り残された信
号電荷は以後のトランスフアゲート３がオン状態
になつたときに蓄積領域１より垂直CCDレジス
タ２へ転送され、再生画面上では残像となつて表
われる欠点があつた。
のフエルミ電位１５を基準としたｎ型の蓄積領域
１の電位をVA、トランスフアゲート３がオン状
態のときのチヤンネル電位をVchとする。このVA
はｐ型の基板６とｎ型の蓄積領域１との間の逆バ
イアス電圧である。また、トランスフアゲート３
のチヤネル部の電気的に中性のときとフエルミ電
位の真性フエルミ電位との差をVFとする。する
とVFは、 VF＝kT／ｑ｜lnNB／ni｜ と表わされる。ただしｋはボルツマン定数、Ｔは
絶対温度、ｑは単位電荷量、NBはチヤネル部の
不純物濃度、niは真性濃度である。ｎ型の蓄積領
域１を完全に空乏化させるのに必要なVAをVDEP
とする。従来の固体撮像装置では蓄積領域１のド
ナー密度が1017個cm3から1021個cm3と大きく、VDEP
は通常の集積回路動作条件よりはるかに大きい。
通常、MOS型の集積回路の最高電圧はｐ−ｎ接
合の耐圧とゲート酸化膜の耐圧によつて決まり、
30Vである。信号電荷蓄積時には、入射光に反応
して蓄積領域１に信号電荷である電子が蓄積さ
れ、蓄積領域１中の空乏層は小さくなり、VAは
曲線１６のように小さくなる。トランスフアゲー
ト３がオン状態になり、チヤネル電位がVchとな
ると、蓄積領域１より垂直CCDレジスタ２へ信
号電荷が移り始める。トランスフアゲート３を
MOS電界効果トランジスタ（MOSFET）とみな
し、蓄積領域１をソースとし、垂直CCDレジス
タ２をドレインと考える。するとVA＜Vch＜−
2VFならばこのMOSFETは強反転状態で動作し、
電荷転送はすみやかに行なわれ、VAはVch−2VF
程度になる。しかしVA＞Vch−2VFではこの
MOSFETは弱反転状態で動作するために、電荷
転送は遅く、VAは最終到達電位であるVch−VFに
なかなか到達しない、トランスフアゲート３をオ
ン状態にするのは垂直帰線期間のうちの１部期間
である。標準テレビジヨン方式でぱ垂直帰線期間
は約1110μsecであり、トランスフアゲート３をオ
ン状態にする期間は通常1μsec程度から500μsec程
度までである。例えばトランスフアゲート３のチ
ヤネル長を5μｍ、チヤネル幅を5μｍ、蓄積領域
１の容量を0.03pFとすると、VAがVch−2VF程度
からVch−VFになるのに必要な時間は数十ｍsec
であり、トランスフアゲート３がオン状態の期間
に比較してはるかに大きい。このため、通常のト
ランスフアゲート３のオン状態の期間では、信号
電荷は蓄積領域１より垂直CCDレジスタ２へ完
全には転送されず、１部の信号電荷が蓄積領域１
に取り残されることになり、この取り残された信
号電荷は以後のトランスフアゲート３がオン状態
になつたときに蓄積領域１より垂直CCDレジス
タ２へ転送され、再生画面上では残像となつて表
われる欠点があつた。
この発明の目的は上記のような残像をなくした
固体撮像装置とその駆動方法を提供することにあ
る。
固体撮像装置とその駆動方法を提供することにあ
る。
この発明によれば、第１導電型の半導体基板
と、この基板の主面に形成され光の入射による信
号電荷を蓄積する第１導電型と逆導電性の第２導
電型の蓄積領域と、この蓄積領域に対応して設け
られた信号電荷転送手段と、前記蓄積領域と前記
信号電荷転送手段との間に設けられ前記蓄積領域
から前記信号電荷転送手段への信号電荷の転送を
制御するトランスフアゲートとを有する固体撮像
装置の単位セルにおいて、前記蓄積領域の表面の
全面に前記第１導電型の表面層が設けられ、かつ
前記蓄積領域が完全に空乏化するのに必要な前記
基板と前記蓄積領域との間の逆バイアス電圧が30
ボルト以下であることを満たすように構成されて
なることを特徴とする固体撮像装置が得られる。
さらに前記この発明の固体撮像装置において、前
記トランスフアゲートのチヤネル部の電気的に中
性のときのフエルミ電位と真性フエルミ電位との
差をVFとしたとき、前記基板の内部の空乏化し
ていない部分のフエルミ電位を基準とした前記ト
ランスフアゲートのチヤネル電位の絶対値Vchを
VDEP＋2VF以上にすることによつて前記蓄積領域
から前記信号電荷転送手段へ電荷を移すことを特
徴とする固体撮像装置の駆動方法が得られる。
と、この基板の主面に形成され光の入射による信
号電荷を蓄積する第１導電型と逆導電性の第２導
電型の蓄積領域と、この蓄積領域に対応して設け
られた信号電荷転送手段と、前記蓄積領域と前記
信号電荷転送手段との間に設けられ前記蓄積領域
から前記信号電荷転送手段への信号電荷の転送を
制御するトランスフアゲートとを有する固体撮像
装置の単位セルにおいて、前記蓄積領域の表面の
全面に前記第１導電型の表面層が設けられ、かつ
前記蓄積領域が完全に空乏化するのに必要な前記
基板と前記蓄積領域との間の逆バイアス電圧が30
ボルト以下であることを満たすように構成されて
なることを特徴とする固体撮像装置が得られる。
さらに前記この発明の固体撮像装置において、前
記トランスフアゲートのチヤネル部の電気的に中
性のときのフエルミ電位と真性フエルミ電位との
差をVFとしたとき、前記基板の内部の空乏化し
ていない部分のフエルミ電位を基準とした前記ト
ランスフアゲートのチヤネル電位の絶対値Vchを
VDEP＋2VF以上にすることによつて前記蓄積領域
から前記信号電荷転送手段へ電荷を移すことを特
徴とする固体撮像装置の駆動方法が得られる。
第５図は本発明の一実施例である単一セルの断
面および電位分布を示す図で、従来例の第４図に
対応している。従来例と同一領域は同一記号で示
してある。
面および電位分布を示す図で、従来例の第４図に
対応している。従来例と同一領域は同一記号で示
してある。
以下この発明の実施例に基いて説明する。
この発明による残像をなくした固体撮像装置で
は、従来に比較して蓄積領域１のドナー濃度が低
くなつており、かつ、蓄積領域１の表面の全面に
ｐ型の表面層７が設けられている。このため蓄積
領域１を完全に空乏化させるのに必要な逆バイア
ス電圧VDEPは小さく、VDEP＋2VFは通常のMOS型
集積回路の最高電圧30Vより小さい。VDEP＋2VF
＜30ボルトであるので、VchをVDEP＋2VF以上に
することができる。Vch＞VDEP＋2VFとした駆動
方法では、トランスフアゲート３がオン状態にな
り、チヤネル電位がVchになると、蓄積領域１よ
り垂直CCDレジスタ２へ信号電荷が移り始める。
トランスフアゲート３をMOSFETとみなし、蓄
積領域１をソースとし、垂直CCDレジスタ２を
ドレインと考える。すると、VAの最終到達電位
VDEPにおいてもVA＜Vch−2VFであるので、この
MOSFETは常に強反転状態で動作し、電荷転送
はすみやかに行なわれ、蓄積領域１が完全に空乏
化し、VAが最終到達電位VDEPになる。例えばｎ
型領域１のドナー密度を1016個／cm3、ｎ型領域１
の接合深さを1μｍ、ｐ型表面層のアクセプタ密
度と接合深さをそれぞれ1018個／cm3、0.5μｍとす
ると、VDEPは約2.5Vと小さい。このような不純
物濃度で例えばトランスフアゲート３のチヤンネ
ル長が5μｍ、チヤネル幅が5μｍ、蓄積領域１の
容量が0.03pFの場合に、VAがVDEP−2V程度から
VDEPになるのに必要な時間は高々100nsec程度で
あり、トランスフアゲートがオン状態にある時間
1μsec程度から500μsec程度に比較して非常に速
い。この結果、信号電荷は蓄積領域１より垂直
CCDレジスタ２へ完全に転送され、蓄積領域１
に信号電荷が取り残されることはなく、残像現象
は起こらない。
は、従来に比較して蓄積領域１のドナー濃度が低
くなつており、かつ、蓄積領域１の表面の全面に
ｐ型の表面層７が設けられている。このため蓄積
領域１を完全に空乏化させるのに必要な逆バイア
ス電圧VDEPは小さく、VDEP＋2VFは通常のMOS型
集積回路の最高電圧30Vより小さい。VDEP＋2VF
＜30ボルトであるので、VchをVDEP＋2VF以上に
することができる。Vch＞VDEP＋2VFとした駆動
方法では、トランスフアゲート３がオン状態にな
り、チヤネル電位がVchになると、蓄積領域１よ
り垂直CCDレジスタ２へ信号電荷が移り始める。
トランスフアゲート３をMOSFETとみなし、蓄
積領域１をソースとし、垂直CCDレジスタ２を
ドレインと考える。すると、VAの最終到達電位
VDEPにおいてもVA＜Vch−2VFであるので、この
MOSFETは常に強反転状態で動作し、電荷転送
はすみやかに行なわれ、蓄積領域１が完全に空乏
化し、VAが最終到達電位VDEPになる。例えばｎ
型領域１のドナー密度を1016個／cm3、ｎ型領域１
の接合深さを1μｍ、ｐ型表面層のアクセプタ密
度と接合深さをそれぞれ1018個／cm3、0.5μｍとす
ると、VDEPは約2.5Vと小さい。このような不純
物濃度で例えばトランスフアゲート３のチヤンネ
ル長が5μｍ、チヤネル幅が5μｍ、蓄積領域１の
容量が0.03pFの場合に、VAがVDEP−2V程度から
VDEPになるのに必要な時間は高々100nsec程度で
あり、トランスフアゲートがオン状態にある時間
1μsec程度から500μsec程度に比較して非常に速
い。この結果、信号電荷は蓄積領域１より垂直
CCDレジスタ２へ完全に転送され、蓄積領域１
に信号電荷が取り残されることはなく、残像現象
は起こらない。
ｎ型の蓄積領域１の表面の全面に設けられたｐ
型の表面層の効果を説明する。第２図と第３図は
この発明のそれぞれ異なる実施例において、蓄積
領域１を表面と垂直方向に見たときの電位分布を
示した図である。左側が表面であり、表面よりｐ
型の表面層７とｎ型の蓄積領域１とｐ型の基板６
がある。実線８は電子が感じるポテンシヤルの分
布である。１点鎖線９はｐ型の基板６の内部の空
乏化していない領域でのフエルミ電位であり、電
位の規準とする。これらの図ではｎ型の蓄積領域
１が完全に空乏化した場合を示している。第２図
は表面層７のアクセプタ濃度が小さく、表面層７
が完全に空乏化している場合であり、第３図は表
面層７の表面付近が空乏化していない場合であ
る。後者の場合、表面層７の空乏化していない部
分の電位は基板６の内部の空乏化していない部分
の電位と等しい。さて表面層７の第１の効果は、
上述したようにVDEPを小さくすることである。ｎ
型の蓄積領域１はｐ型の基板６とｐ−ｎ接合する
だけではなく、ｐ型の表面層７ともｐ−ｎ接合す
るために、両方のｐ−ｎ接合面から空乏層が拡が
るためにVDEPは小さくなるのである。第２の効果
は、電位の最大点がシリコンとシリコン表面に設
けられた酸化膜との界面に位置しないために、信
号電荷が界面に接触しない。この結果、信号電荷
が界面付近に分布しているトラツプにトラツプさ
れないので、トラツプによる残像が生じないとい
うことである。さらに第３図に示した実施例の場
合、デバイス表面に設けられた酸化膜中や酸化膜
表面上の浮遊電荷の影響が表面層のうちの空乏化
していない表面付近でシールドされ、蓄積領域１
には及ばず、ロツトやデバイス間での特性のばら
つきが小さくなるという効果がある。またシリコ
ンと酸化膜の界面付近が空乏化していないので、
暗電流が小さいという効果もある。
型の表面層の効果を説明する。第２図と第３図は
この発明のそれぞれ異なる実施例において、蓄積
領域１を表面と垂直方向に見たときの電位分布を
示した図である。左側が表面であり、表面よりｐ
型の表面層７とｎ型の蓄積領域１とｐ型の基板６
がある。実線８は電子が感じるポテンシヤルの分
布である。１点鎖線９はｐ型の基板６の内部の空
乏化していない領域でのフエルミ電位であり、電
位の規準とする。これらの図ではｎ型の蓄積領域
１が完全に空乏化した場合を示している。第２図
は表面層７のアクセプタ濃度が小さく、表面層７
が完全に空乏化している場合であり、第３図は表
面層７の表面付近が空乏化していない場合であ
る。後者の場合、表面層７の空乏化していない部
分の電位は基板６の内部の空乏化していない部分
の電位と等しい。さて表面層７の第１の効果は、
上述したようにVDEPを小さくすることである。ｎ
型の蓄積領域１はｐ型の基板６とｐ−ｎ接合する
だけではなく、ｐ型の表面層７ともｐ−ｎ接合す
るために、両方のｐ−ｎ接合面から空乏層が拡が
るためにVDEPは小さくなるのである。第２の効果
は、電位の最大点がシリコンとシリコン表面に設
けられた酸化膜との界面に位置しないために、信
号電荷が界面に接触しない。この結果、信号電荷
が界面付近に分布しているトラツプにトラツプさ
れないので、トラツプによる残像が生じないとい
うことである。さらに第３図に示した実施例の場
合、デバイス表面に設けられた酸化膜中や酸化膜
表面上の浮遊電荷の影響が表面層のうちの空乏化
していない表面付近でシールドされ、蓄積領域１
には及ばず、ロツトやデバイス間での特性のばら
つきが小さくなるという効果がある。またシリコ
ンと酸化膜の界面付近が空乏化していないので、
暗電流が小さいという効果もある。
この発明は、垂直方向の信号電荷転送手段とし
て信号線を用い、この信号線が１個または複数個
のMOSFETを介して水平方向の信号電荷転送手
段としての水平CCDレジスタや水平バケツトブ
リエード（BBD）レジスタに接続されている、
いわゆるMOS＋CCD型２次元固体撮像装置や
MOS＋BBD型２次元固体撮像装置にも適用でき
る。また２次元固体撮像装置ばかりでなく、１次
元固体撮像装置にも適用できる。
て信号線を用い、この信号線が１個または複数個
のMOSFETを介して水平方向の信号電荷転送手
段としての水平CCDレジスタや水平バケツトブ
リエード（BBD）レジスタに接続されている、
いわゆるMOS＋CCD型２次元固体撮像装置や
MOS＋BBD型２次元固体撮像装置にも適用でき
る。また２次元固体撮像装置ばかりでなく、１次
元固体撮像装置にも適用できる。
以上ｎチヤネル型の場合の実施例について説明
した。ｐチヤネル型の場合は、ｎチヤネル型の場
合のｐとｎとを入れ替へ、符号のある電位は絶対
値を用いればよい。例えば、蓄積領域１と基板と
の間の逆バイアス電圧VAやトランスフアゲート
のチヤネル部のフエルミ電位と真性フエルミ電位
との差VFは通常絶対値を用いるので、ｐチヤネ
ルでも絶対値を用いる。基板の内部の空乏化して
いない部分のフエルミ電位を基準としたトランス
フアゲートのチヤネル電位はｎチヤネル型の場合
は正であり、ｐチヤネル型の場合は負なので、絶
対値を用いる。
した。ｐチヤネル型の場合は、ｎチヤネル型の場
合のｐとｎとを入れ替へ、符号のある電位は絶対
値を用いればよい。例えば、蓄積領域１と基板と
の間の逆バイアス電圧VAやトランスフアゲート
のチヤネル部のフエルミ電位と真性フエルミ電位
との差VFは通常絶対値を用いるので、ｐチヤネ
ルでも絶対値を用いる。基板の内部の空乏化して
いない部分のフエルミ電位を基準としたトランス
フアゲートのチヤネル電位はｎチヤネル型の場合
は正であり、ｐチヤネル型の場合は負なので、絶
対値を用いる。
第１図は固体撮像装置の模式的平面図、第４図
は第１図の−線に単位セルに沿う断面と電位
分布を示す図、第５図は本発明における単位セル
断面と電位分布を示す図、第２図と第３図はこの
発明のそれぞれ異なる実施例において、蓄積領域
を表面と垂直方向に見たときの電位分布を示した
図である。 １……蓄積領域、２……信号電荷転送手段（垂
直CCDレジスタ）、３……トランスフアゲート、
６……基板、７……表面層、９……基板の内部の
空乏化していない部分のフエルミ電位、VDEP……
蓄積領域が完全に空乏化するのに必要な基板と蓄
積領域との間の逆バイアス電圧。
は第１図の−線に単位セルに沿う断面と電位
分布を示す図、第５図は本発明における単位セル
断面と電位分布を示す図、第２図と第３図はこの
発明のそれぞれ異なる実施例において、蓄積領域
を表面と垂直方向に見たときの電位分布を示した
図である。 １……蓄積領域、２……信号電荷転送手段（垂
直CCDレジスタ）、３……トランスフアゲート、
６……基板、７……表面層、９……基板の内部の
空乏化していない部分のフエルミ電位、VDEP……
蓄積領域が完全に空乏化するのに必要な基板と蓄
積領域との間の逆バイアス電圧。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の半導体基板と、この基板の主面
に形成され光の入射による信号電荷を蓄積する第
１導電性と逆導電型の第２導電型の蓄積領域と、
この蓄積領域に対応して設けられた信号電荷転送
手段と、前記蓄積領域と前記信号電荷転送手段と
の間に設けられ前記蓄積領域から前記信号電荷転
送手段への信号電荷の転送を制御するトランスフ
アゲートとを有する固体撮像装置の単位セルにお
いて、前記蓄積領域の表面の全面に前記第１導電
型の表面層が設けられ、かつ信号電荷を前記蓄積
領域から前記信号電荷転送手段へ転送するとき前
記蓄積領域が完全に空乏化ししかも空乏化するの
に必要な前記基板と前記蓄積領域との間の逆バイ
アス電圧が30ボルト以下であることを満たすよう
に構成されてなることを特徴とする固体撮像装
置。 ２ 第１導電型の半導体基板と、この基板の主面
に形成され光の入射による信号電荷を蓄積する前
記第１導電型と逆導電性の第２導電型の蓄積領域
と、この蓄積領域に対応して設けられた信号電荷
転送手段と、前記蓄積領域と前記信号電荷転送手
段との間に設けられ前記蓄積領域から前記信号電
荷転送手段への信号電荷の転送を制御するトラン
スフアゲートとを有する固体撮像装置の単位セル
の、前記蓄積領域の表面の全面に前記第１導電型
の表面層が設けられ、かつ前記蓄積領域が完全に
空乏化するのに必要な前記基板と前記蓄積領域と
の間の逆バイアス電圧VDEPが30ボルト以下である
ことを満たすように構成された固体撮像装置にお
いて、前記トランスフアゲートのチヤネル部の電
気的に中性のときのフエルミ電位と真性フエルミ
電位との差をVFとしたとき、前記基板の内部の
空乏化していない部分のフエルミ電位を基準とし
た前記トランスフアゲートのチヤネル電位の絶対
値VchをVDEP＋2VF以上にすることによつて前記
蓄積領域から前記信号電荷転送手段へ電荷を移
し、前記蓄積領域が完全に空乏化することを特徴
とする固体撮像装置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55138026A JPS5762557A (en) | 1980-10-02 | 1980-10-02 | Solid state image pickup device and driving method therefor |
| US06/297,759 US4484210A (en) | 1980-09-05 | 1981-08-31 | Solid-state imaging device having a reduced image lag |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55138026A JPS5762557A (en) | 1980-10-02 | 1980-10-02 | Solid state image pickup device and driving method therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5762557A JPS5762557A (en) | 1982-04-15 |
| JPH0230189B2 true JPH0230189B2 (ja) | 1990-07-04 |
Family
ID=15212308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55138026A Granted JPS5762557A (en) | 1980-09-05 | 1980-10-02 | Solid state image pickup device and driving method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5762557A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58187082A (ja) * | 1982-04-26 | 1983-11-01 | Matsushita Electric Ind Co Ltd | 固体撮像装置の駆動方法 |
| JPS6273662A (ja) * | 1985-09-26 | 1987-04-04 | Toshiba Corp | 固体撮像装置の製造方法 |
| JPS62124771A (ja) * | 1985-11-25 | 1987-06-06 | Sharp Corp | 固体撮像装置 |
| JPH06105782B2 (ja) * | 1985-12-20 | 1994-12-21 | 株式会社東芝 | 固体撮像装置 |
| JP2517882B2 (ja) * | 1986-12-23 | 1996-07-24 | ソニー株式会社 | 固体撮像装置 |
| JPH02280377A (ja) * | 1989-04-20 | 1990-11-16 | Matsushita Electron Corp | 固体撮像装置およびその駆動方法 |
| JP2595138B2 (ja) * | 1990-06-14 | 1997-03-26 | 三菱電機株式会社 | 固体撮像素子及びその製造方法 |
| JP3284986B2 (ja) | 1998-12-04 | 2002-05-27 | 日本電気株式会社 | 光電変換素子およびそれを用いた固体撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386516A (en) * | 1977-01-10 | 1978-07-31 | Hitachi Ltd | Solid state pickup device |
| JPS5437422A (en) * | 1977-08-29 | 1979-03-19 | Toshiba Corp | Solid state pickup device |
-
1980
- 1980-10-02 JP JP55138026A patent/JPS5762557A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386516A (en) * | 1977-01-10 | 1978-07-31 | Hitachi Ltd | Solid state pickup device |
| JPS5437422A (en) * | 1977-08-29 | 1979-03-19 | Toshiba Corp | Solid state pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5762557A (en) | 1982-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484210A (en) | Solid-state imaging device having a reduced image lag | |
| JPH0410785B2 (ja) | ||
| JPS5819080A (ja) | 固体撮像素子 | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| KR101788890B1 (ko) | 전하 인티그레이션을 가지는 멀티리니어 이미지 센서 | |
| JPS6216599B2 (ja) | ||
| JPH0230189B2 (ja) | ||
| EP0453530B1 (en) | Solid-state image sensor | |
| KR0139314B1 (ko) | 고체촬상장치 및 그 구동방법 | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| JPH0453149B2 (ja) | ||
| JPH0424870B2 (ja) | ||
| US4321614A (en) | Radiant energy sensor with blooming control | |
| JPH0689998A (ja) | 固体撮像装置 | |
| JPS6161589B2 (ja) | ||
| JPH031871B2 (ja) | ||
| KR950002194B1 (ko) | 프레임 트랜스퍼방식의 ccd 영상센서 | |
| JPH0421351B2 (ja) | ||
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JP3087718B2 (ja) | 固体撮像装置 | |
| EP0029367A2 (en) | Solid state imaging apparatus | |
| JPH04274367A (ja) | 固体撮像装置 | |
| JPS63155759A (ja) | イメ−ジセンサ | |
| JPS6216565A (ja) | 固体撮像素子 | |
| JPH02119266A (ja) | 縦形オーバフロードレイン構造の固体撮像装置 |