JPH02301846A - 半導体記憶素子 - Google Patents
半導体記憶素子Info
- Publication number
- JPH02301846A JPH02301846A JP1123675A JP12367589A JPH02301846A JP H02301846 A JPH02301846 A JP H02301846A JP 1123675 A JP1123675 A JP 1123675A JP 12367589 A JP12367589 A JP 12367589A JP H02301846 A JPH02301846 A JP H02301846A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- memory cell
- data
- nonvolatile memory
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000006386 memory function Effects 0.000 claims description 9
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 4
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 4
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
メモリ機能制御用の記憶部を持つ不揮発性の半導体記憶
素子に関し、 不揮発性メモリのプログラム状態を比較的簡易に検出可
能にすることを目的とし、 セルマトリクスにその特定ワード線に沿って所定情報を
書込まれたセル群を備え、またメモリ機能制御用の不揮
発メモリセルを備える半導体記憶素子において、該不揮
発メモリセルに書込むメモリ機能制御用情報を、前記所
定情報を書込まれるセル群の一部に書込んでおき、該不
揮発メモリセルの記憶情報に従って、前記セル群からの
読出しデータを選択して、該不揮発メモリセルの記憶情
報を外部へ読出し可能にするよう構成する。
素子に関し、 不揮発性メモリのプログラム状態を比較的簡易に検出可
能にすることを目的とし、 セルマトリクスにその特定ワード線に沿って所定情報を
書込まれたセル群を備え、またメモリ機能制御用の不揮
発メモリセルを備える半導体記憶素子において、該不揮
発メモリセルに書込むメモリ機能制御用情報を、前記所
定情報を書込まれるセル群の一部に書込んでおき、該不
揮発メモリセルの記憶情報に従って、前記セル群からの
読出しデータを選択して、該不揮発メモリセルの記憶情
報を外部へ読出し可能にするよう構成する。
本発明は、メモリ機能制御用の記憶部を持つ不揮発性の
半導体記憶素子に関する。
半導体記憶素子に関する。
最近の不揮発性メモリ素子特にＥＥＰＲＯＭ（Ｅｌｅｃ
ｔｒｉｃ−ａｌｌｙ Ｅｒａｓａｂｌｅ ＆ Ｐｒｏｇ
ｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）
では、チップ上に本来のメモリセルアレイとは別の不揮
発性メモリセルを搭載し、このセルをプログラムするこ
とによって素子機能を制御する様な記憶素子が要求され
ている。例えば、上記セルのプログラム状態によって書
込み機能を制御し、書込みが許される場合しか書込みが
できないようにして、誤書込みの防止やデータ保護を目
的とするものが発表されている（ソフトウェアライトプ
ロテクトなどと呼ばれている）。
ｔｒｉｃ−ａｌｌｙ Ｅｒａｓａｂｌｅ ＆ Ｐｒｏｇ
ｒａｍａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）
では、チップ上に本来のメモリセルアレイとは別の不揮
発性メモリセルを搭載し、このセルをプログラムするこ
とによって素子機能を制御する様な記憶素子が要求され
ている。例えば、上記セルのプログラム状態によって書
込み機能を制御し、書込みが許される場合しか書込みが
できないようにして、誤書込みの防止やデータ保護を目
的とするものが発表されている（ソフトウェアライトプ
ロテクトなどと呼ばれている）。
しかしながら、このメモリセルのプログラム状態を外部
から検出する手段を有していない為、プログラム状態を
知る為には実際に書込みを行なってみるなどの方法しか
存在しなかった。
から検出する手段を有していない為、プログラム状態を
知る為には実際に書込みを行なってみるなどの方法しか
存在しなかった。
本発明はこの様な問題を解決し、前記プログラム状態を
比較的簡易に検出可能にすることを目的とするものであ
る。
比較的簡易に検出可能にすることを目的とするものであ
る。
（課題を解決するための手段〕
第１図に示すように本発明では、セルフＩ・リクス１０
の特定ワード線に沿って所定情報例えば後述のＥＳを書
込まれたセル群１１．１２を有し、またメモリ機能制御
用情報を書込む不揮発メモリセル２３を有する半導体記
憶素子の該セル群に、不揮発メモリセル２３に書込むメ
モリ機能制御用情報と対応する情報を書込んでお（。例
えばセルマトリクス１０への書込み禁止／書込み可なら
、不揮発メモリセル２３へばデータ“’ １ ” ／“
０゛′をまたセル群１１．，１２の残りの（ＢＳを書込
んだ残りの）セルに書込み禁止、書込み可、を示す情報
を書込んでおく。
の特定ワード線に沿って所定情報例えば後述のＥＳを書
込まれたセル群１１．１２を有し、またメモリ機能制御
用情報を書込む不揮発メモリセル２３を有する半導体記
憶素子の該セル群に、不揮発メモリセル２３に書込むメ
モリ機能制御用情報と対応する情報を書込んでお（。例
えばセルマトリクス１０への書込み禁止／書込み可なら
、不揮発メモリセル２３へばデータ“’ １ ” ／“
０゛′をまたセル群１１．，１２の残りの（ＢＳを書込
んだ残りの）セルに書込み禁止、書込み可、を示す情報
を書込んでおく。
またメモリにはビット線を選択する従って読出しデータ
を選択する手段があるが、この選択手段を不揮発メモリ
セルの記憶データで制御し７、該記憶データに対応する
セル群１１．１２記憶データが取出せるようにする。
を選択する手段があるが、この選択手段を不揮発メモリ
セルの記憶データで制御し７、該記憶データに対応する
セル群１１．１２記憶データが取出せるようにする。
この構成によれば、不揮発メモリセル２３の記憶データ
で読出しデータの選択を行なうので、不揮発メモリセル
の記憶データを読出すときは該記憶データに対応するデ
ータを記憶しているセル群１１．１２を読出すようにす
れば、上記選択で等測的に不揮発メモリセルの記憶デー
タを読出ずことができる。
で読出しデータの選択を行なうので、不揮発メモリセル
の記憶データを読出すときは該記憶データに対応するデ
ータを記憶しているセル群１１．１２を読出すようにす
れば、上記選択で等測的に不揮発メモリセルの記憶デー
タを読出ずことができる。
この読出しデータの伝送経路は通常の経路であり、不揮
発メモリセルの記憶データのだめの特別の読出し経路、
端子ピンなどを必要としない。
発メモリセルの記憶データのだめの特別の読出し経路、
端子ピンなどを必要としない。
第２図に本発明の実施例を示す。１０はＥＥＦＲＯＭの
メモリセルのアレイ （セルマトリクス）、１３は該セ
ルマトリクスのワード線選択を行なうローデコーダ、１
５はビット線選択を行なうリートコラムゲート、１６は
センスアンプ、１７はＩ１０バッファで、読出しデータ
は１０−１５−１６−１７の経路で外部へ取出される。
メモリセルのアレイ （セルマトリクス）、１３は該セ
ルマトリクスのワード線選択を行なうローデコーダ、１
５はビット線選択を行なうリートコラムゲート、１６は
センスアンプ、１７はＩ１０バッファで、読出しデータ
は１０−１５−１６−１７の経路で外部へ取出される。
ＲＡＤＤは外部から供給されるローアドレスで、ローア
ドレスバッファ１４を経て（該バッファでアドレスの各
ビットとその反転ビットを作られて）ローデコーダ１３
へ入力し、ワード線選択に供される。ＣＡＤＤはコラム
アドレスであり、リードコラムアドレスバッファ１９を
経てリードコラムデコーダ１８に人力し、リードコラム
ゲート１５のオンオフ従ってビット線選択を行なう。
ドレスバッファ１４を経て（該バッファでアドレスの各
ビットとその反転ビットを作られて）ローデコーダ１３
へ入力し、ワード線選択に供される。ＣＡＤＤはコラム
アドレスであり、リードコラムアドレスバッファ１９を
経てリードコラムデコーダ１８に人力し、リードコラム
ゲート１５のオンオフ従ってビット線選択を行なう。
ＣＢ、ＯＥ、ＷＥはチップイネーブル、出力イネーブル
、ライトイネーブル各バーで、コントロールロジック２
５に入力してＣＢ、ＯＥ、ＷＥ各制御を行なう。２４は
昇圧回路、２０はワード線昇圧回路で、セルマトリクス
への書込み時にワード線を高電位にする。このメモリで
はライト時とリード時ではコラムゲートを異ならせてあ
り、２２はライト時のコラムゲートである。コラムアド
レスＣＡＤＤはライトコラムアドレスバッファＷＣＡを
経てライトコラムデコーダＷＣＤに入力し、ビット線を
選択させる。ライトデータはＩ１０バッファ１７、ライ
トコラムゲート２２、ページレジスタ及びビット線昇圧
回路２１を通してセルマトリクス１０へ送られる。この
メモリは通常の少数ビット例えば１バイト同時書込みの
他、多数ビット例えば６４ハイド同時書込みが可能であ
る。多数ビｙ ｌ−同時書込ののときは、少数ピッＩ・
ずつ送って回路２１のページレジスタＰＲへ蓄え、多数
ビットが蓄えられたところでこれらを同時に書込む。
、ライトイネーブル各バーで、コントロールロジック２
５に入力してＣＢ、ＯＥ、ＷＥ各制御を行なう。２４は
昇圧回路、２０はワード線昇圧回路で、セルマトリクス
への書込み時にワード線を高電位にする。このメモリで
はライト時とリード時ではコラムゲートを異ならせてあ
り、２２はライト時のコラムゲートである。コラムアド
レスＣＡＤＤはライトコラムアドレスバッファＷＣＡを
経てライトコラムデコーダＷＣＤに入力し、ビット線を
選択させる。ライトデータはＩ１０バッファ１７、ライ
トコラムゲート２２、ページレジスタ及びビット線昇圧
回路２１を通してセルマトリクス１０へ送られる。この
メモリは通常の少数ビット例えば１バイト同時書込みの
他、多数ビット例えば６４ハイド同時書込みが可能であ
る。多数ビｙ ｌ−同時書込ののときは、少数ピッＩ・
ずつ送って回路２１のページレジスタＰＲへ蓄え、多数
ビットが蓄えられたところでこれらを同時に書込む。
またこの種のメモリばＥ Ｓ （Ｅｌｅｃｔｒｏｎｉｃ
５ｉＢｎａ−１ｕｒｅ）セル１１．１２を持っている
。このＢＳセルには例えば会社コード、デバイスコート
などを書込んでおく。本例ではこれは１ワ一ド線分のメ
モリセル群（マスクＲＯＭ）で構成され、ＥＳセル１，
２の２群にされている。ＥＳＤはこの１ワード線を選択
するデコーダで、高圧検出バッファ２９の出力のＩｌま
たはして、ローアドレスバッファ１４とローデコーダ１
３が有効になってセルマトリクス１０の通常デコーダ部
が選択、またはローアドレスバッファ１４が無効でＥＳ
Ｄが有効になりＥＳセル部が選択、になる。
５ｉＢｎａ−１ｕｒｅ）セル１１．１２を持っている
。このＢＳセルには例えば会社コード、デバイスコート
などを書込んでおく。本例ではこれは１ワ一ド線分のメ
モリセル群（マスクＲＯＭ）で構成され、ＥＳセル１，
２の２群にされている。ＥＳＤはこの１ワード線を選択
するデコーダで、高圧検出バッファ２９の出力のＩｌま
たはして、ローアドレスバッファ１４とローデコーダ１
３が有効になってセルマトリクス１０の通常デコーダ部
が選択、またはローアドレスバッファ１４が無効でＥＳ
Ｄが有効になりＥＳセル部が選択、になる。
２３が機能制御用の記憶部、本例ではソフトウェア保護
用の不揮発性メモリセルである。ごのメモリセル２３へ
の書込みは、ラフ１〜ウエア保８！ 用ロジック２６に
より制御する。書込み禁止／書込み可だけなら１ビット
あればよく、この場合不揮発メモリセル２３はＥＥＰＲ
ＯＭのメモリセル１個で構成可能である。この不揮発メ
モリセルに書込みを行なうには、通常の如くアドレスと
データを入力しただけではセルマトリクス１０へ書込み
が行なわれるだけであるから、アドレスＣＡＤＤ、 Ｒ
ＡＤＤとＩ１０バッファ１７からのデータとで特殊操作
または前処理をする。その操作要領がソフＩ・ウェア保
護ロジック２６にセットされており、該保護ロジ・ンク
２６はＣＡＤＤ、 ＲＡＤＤ、データを受けてそれらが
所定のものであるとき不揮発メモリセル２３への書込み
と判断し、続いて通常の書込みアドレス、書込みデータ
が送られてきたとき、セルマトリクス１０の当該アドレ
スへ当該データを書込むと同時に、不揮発メモリセルに
例えばデータ１“書込み禁止”を書込む。
用の不揮発性メモリセルである。ごのメモリセル２３へ
の書込みは、ラフ１〜ウエア保８！ 用ロジック２６に
より制御する。書込み禁止／書込み可だけなら１ビット
あればよく、この場合不揮発メモリセル２３はＥＥＰＲ
ＯＭのメモリセル１個で構成可能である。この不揮発メ
モリセルに書込みを行なうには、通常の如くアドレスと
データを入力しただけではセルマトリクス１０へ書込み
が行なわれるだけであるから、アドレスＣＡＤＤ、 Ｒ
ＡＤＤとＩ１０バッファ１７からのデータとで特殊操作
または前処理をする。その操作要領がソフＩ・ウェア保
護ロジック２６にセットされており、該保護ロジ・ンク
２６はＣＡＤＤ、 ＲＡＤＤ、データを受けてそれらが
所定のものであるとき不揮発メモリセル２３への書込み
と判断し、続いて通常の書込みアドレス、書込みデータ
が送られてきたとき、セルマトリクス１０の当該アドレ
スへ当該データを書込むと同時に、不揮発メモリセルに
例えばデータ１“書込み禁止”を書込む。
このパ書込み禁止゛を詠出すには次のようにする。ＢＳ
セル部ば】ワード線分例えば６４ハイドのメモリセルが
あり、これらに会社コード、デバイスコードなどが書込
まれている。本発明ではこのＥＳセル部の残りのメモリ
セルを用い、ごれＧこソフトウェア保８！！（書込み禁
止）、同保護解除（書込み可）の情報を書込んでおく。
セル部ば】ワード線分例えば６４ハイドのメモリセルが
あり、これらに会社コード、デバイスコードなどが書込
まれている。本発明ではこのＥＳセル部の残りのメモリ
セルを用い、ごれＧこソフトウェア保８！！（書込み禁
止）、同保護解除（書込み可）の情報を書込んでおく。
この情報も例えば会社コードなどと同様に、ソフトウェ
ア保護ならその情報コードをＥＳ七月川用へ、同保護解
除ならその情報コードをＥＳＳセル部へ書込んでおく。
ア保護ならその情報コードをＥＳ七月川用へ、同保護解
除ならその情報コードをＥＳＳセル部へ書込んでおく。
６４ハイドに対するコラムアドレスはＡ。
〜Ａ５の６ビントでよく、そして不揮発メモリセル２３
に” １ ”が書込まれていると、これを受けてリード
コラムデコーダ１８ではＡ５をＯに固定化する。このた
め６４パ゛イ１−の読出しデータのうちリードコラムゲ
ートを通過できるのは前半３２バイト（ＢＳセル１のデ
ータ）だけであり、こうして上記ソフトウェア保護を表
わす情報コートが読出される。
に” １ ”が書込まれていると、これを受けてリード
コラムデコーダ１８ではＡ５をＯに固定化する。このた
め６４パ゛イ１−の読出しデータのうちリードコラムゲ
ートを通過できるのは前半３２バイト（ＢＳセル１のデ
ータ）だけであり、こうして上記ソフトウェア保護を表
わす情報コートが読出される。
不揮発メモリセル２３に書込まれている情報がソフトウ
ェア保護解除゛０′”であれば、これを受けてリードコ
ラムデコーダ１８ではＡ５を１に固定化し、これにより
６４ハイドの続出しデータのうちの後半３２ハイｌ−（
ＥＳセル２のデータ）が読出し可能になり、この中のソ
フトウェア保護解除の情報コードが読出される。
ェア保護解除゛０′”であれば、これを受けてリードコ
ラムデコーダ１８ではＡ５を１に固定化し、これにより
６４ハイドの続出しデータのうちの後半３２ハイｌ−（
ＥＳセル２のデータ）が読出し可能になり、この中のソ
フトウェア保護解除の情報コードが読出される。
またこの読出しをするときは特殊操作端子Ａ９に通常は
使用しない電圧（５Ｖに対する１２Ｖなど）を加える。
使用しない電圧（５Ｖに対する１２Ｖなど）を加える。
このとき高圧検出バッファ２９は前述のローアドレスバ
ッファ１４等を無効、ＥＳＤを有効、にする。
ッファ１４等を無効、ＥＳＤを有効、にする。
不揮発メモリセル２３に書込み禁止パビが書込まれてい
ると、ソフＩ司シェア保護ロジック２６、コントロール
ロジック２５の経路で、セルマトリクス１０への書込み
が禁止される。なお、書込め禁止になっていても、特殊
操作（特定のアドレス等）入力）をして書込みを行なう
と、セルフ１ヘリクス１０の所望アドレス領域ヘハイト
単位でＩｌ［次又は全（６４）ハイド同時書込みを行な
うことができる。
ると、ソフＩ司シェア保護ロジック２６、コントロール
ロジック２５の経路で、セルマトリクス１０への書込み
が禁止される。なお、書込め禁止になっていても、特殊
操作（特定のアドレス等）入力）をして書込みを行なう
と、セルフ１ヘリクス１０の所望アドレス領域ヘハイト
単位でＩｌ［次又は全（６４）ハイド同時書込みを行な
うことができる。
〔発明の効果］
以上説明したように本発明によれば不揮発メモリセル（
メモリ機能制御用記憶部）の記憶データを実質」二読出
すことができ、従来のように実際に書込みなどの当該処
理をして禁止／許可を知る必要がなくなり、便利である
。
メモリ機能制御用記憶部）の記憶データを実質」二読出
すことができ、従来のように実際に書込みなどの当該処
理をして禁止／許可を知る必要がなくなり、便利である
。
第１図は本発明の原理図、
第２図は本発明の実施例を示ずブｍト７り図である。
Claims (1)
- 【特許請求の範囲】 １、セルマトリクスにその特定ワード線に沿って所定情
報を書込まれたセル群（１１、１２）を備え、またメモ
リ機能制御用の不揮発メモリセル（２３）を備える半導
体記憶素子において、 該不揮発メモリセルに書込むメモリ機能制御用情報を、
前記所定情報を書込まれるセル群の一部に書込んでおき
、 該不揮発メモリセルの記憶情報に従って、前記セル群か
らの読出しデータを選択して、該不揮発メモリセルの記
憶情報を外部へ読出し可能にしてなることを特徴とする
半導体記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123675A JPH02301846A (ja) | 1989-05-17 | 1989-05-17 | 半導体記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123675A JPH02301846A (ja) | 1989-05-17 | 1989-05-17 | 半導体記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02301846A true JPH02301846A (ja) | 1990-12-13 |
Family
ID=14866520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123675A Pending JPH02301846A (ja) | 1989-05-17 | 1989-05-17 | 半導体記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02301846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08329688A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 不揮発性半導体記憶装置 |
-
1989
- 1989-05-17 JP JP1123675A patent/JPH02301846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08329688A (ja) * | 1995-05-30 | 1996-12-13 | Nec Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| JP2001283594A (ja) | 不揮発性半導体記憶装置 | |
| JPS61267846A (ja) | メモリを有する集積回路装置 | |
| US6108235A (en) | Memory device | |
| EP3057100B1 (en) | Memory device and operating method of same | |
| JP3542637B2 (ja) | 電流測定方法及びマイクロコントローラシステム | |
| US6532529B1 (en) | Microcomputer including flash memory overwritable during operation and operating method thereof | |
| US20020174310A1 (en) | Non-volatile memory | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US6549475B2 (en) | Semiconductor memory device and information device | |
| TW201415460A (zh) | 由外部來源設定控制資訊之非揮發性記憶體裝置 | |
| US6556476B1 (en) | Non-volatile memory data protection | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| US5226015A (en) | Semiconductor memory system | |
| JPH02301846A (ja) | 半導体記憶素子 | |
| JPH05266681A (ja) | Ｅｅｐｒｏｍ | |
| US20200319805A1 (en) | Method for Writing Non-Volatile Memory of System-on-Chip | |
| KR100309463B1 (ko) | 특정 어드레스의 메모리 블록 프로텍션 회로 | |
| US6987697B2 (en) | Memory device | |
| JPS63266562A (ja) | 半導体集積回路 | |
| JPWO2005101423A1 (ja) | 不揮発性半導体記憶装置用セクタ保護回路、セクタ保護方法、および不揮発性半導体記憶装置 | |
| JP2503968B2 (ja) | 記憶装置 | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0496156A (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH05120891A (ja) | 半導体記憶装置 |