JPH02291039A - メモリ制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はメモリ制御装置に関し、特にメモリアクセスを
集中管理するメモリ制御装置に関する。

従来技術 一般に複数の処理装置が記憶装置を共有して動作する密
結合マルチプロセサシステムにおいては、各処理装置か
らのメモリアクセスを調停するための機構として、バス
方式がとられる場合とメモリアクセスを集中的に管理す
るための装置．が置かれる場合とがある。

このうちバス方式は比較的小型の装置に多く採用され、
構成が簡単でハードウェア量が少なくて済むという特徴
がある。

これに対して、メモリアクセスを集中管理する装置はメ
モリ制御装置あるいはシステム制御装置などと称せられ
、システムの中心に位置してシステム内のすべての処理
装置と１対１のパスを持ち、各処理装置からのメモリア
クセス要求を同時に受付けて処理することができる。そ
の処理結果はリプライとして要求元装置へ返される。こ
の方式はバス方式にくらべハードウエア量は多くなるが
処理性能に優れるため、高性能コンピュータに多く採用
されている。

一方、密結合マルチプロセサシステムにおいては、各処
理装置は相互に通信を行いながら処理を実行する。この
ような通信のことをプロセサ間通信と呼ぶ。メモリ制御
装置を備えたシステムにおいては、ほとんどの場合メモ
リ制御装置かその媒介を行い、そのために各処理装置と
の間の通信パスと通信受付・制御手段を備えている。各
処理装置は、通常のメモリアクセスパスを使用してメモ
リ制御装置にブロセサ間通信を送り、メモリ制御装置か
らは専用の通信パスを通じて宛先の処理装置に届けられ
る。メモリ制御装置から宛先の処理装置に通信を送出す
る際には、宛先の処理装置のみに送出する方法と、配下
の全処理装置に対して一斉に送出し、受信した各装置が
自分宛ての通信のみ受入れる方法とがある。

さて、昨今情報処理装置の能力向」二と処理デタ量の飛
躍的な増大にともない、コンピュータの主記憶容量は相
対的に不足気味となってきている。

そのため、処理中に主記憶の領域が不足となった場合に
は、当面使用しないデータを二次記憶装置に追出してお
き、その後に必要となったデータを二次記憶装置から読
出して処理を続行するという方式がある。しかし、その
二次記憶装置として多く使用されている磁気ディスク装
置は主記憶装置にくらべて読み書きの速度が２ケタから
３ケタも遅い。したかって、二次記憶装置へのアクセス
の増加はそのまま処理速度の低下として現れてしまつ〇 一方、高性能コンピュータの主記憶装置に使用されてい
る高速メモリ素子は高価であり、経済的な制約から必要
十分な容量の主記憶を実装することは容易ではない。

そこで、高速な主記憶と低速な磁気ディスクとの間を埋
めるために、比較的安価で低速な半導体記憶素子を使用
した大容量の半導体記憶装置が開発されている。この半
導体記憶装置には、電子ディスクやディスクキャッシュ
と呼ばれ、処理装置からは速度の点を除いて磁気ディス
クと全く同じに見える装置と、拡張記憶装置と呼ばれ、
主記憶装置と同じくメモリ制御装置に直接接続されてソ
フ１・ウェアによって管理される装置とがある。

これら二種類の半導体記憶装置のうち、前者すなわち磁
気ディスクと同等のインタフェースをもつものに関して
は従来型ディスクと同様に管理すればよく、特に制御上
の問題はない。

一方、拡張記憶装置のアクセス時間は主記憶装置の数倍
程度であるため、拡張記憶上のデータを主記憶と同じよ
うにアクセスすればシステムの処理性能は大幅に低下す
る。これを避けるため、必要な量のデータを拡張記憶上
から主記憶上に一括して転送してから使用する方法が一
般的に採用されており、そうすることによって主記憶装
置の記憶容量が拡大したのと同等な効果を得ることが出
来る。

逆に、主記憶上にある不用のデータで将来使用する可能
性があるものは、主記憶装置から拡張記憶装置へ待避さ
れる。このような主記憶と拡張記憶との間のデータ転送
は、命令処理装置や入出力処理装置に負担をかけずにメ
モリ制御装置内のデタ転送手段によって行われるのが普
通である。

上述したデータ転送手段によるデータ転送要求は、デー
タ転送命令の実行によって発生ずる。そのデータ転送命
令は大きく二種類に分類される。

一方は同期転送命令と呼ばれるものであり、命令処理装
置によって直接実行され転送終了まで次の命令の実行は
待たされる。もう一方は非同期転送命令と呼ばれるもの
であり、命令処理装置の指示によって入出力処理装置が
処理を行い、命令処理装置は転送終了までの間、別のタ
スクを実行することができる。

すなわち、同期転送命令の場合は命令処理装置から、非
同期転送命令の場合は入出力処理装置から、メモリ制御
装置に対してデータ転送要求が発行されるのである。

上述のデータ転送要求は、主記憶装置の開始アドレス、
拡張記憶装置の開始アドレス、転送デタ量及び転送方向
を指定して転送を起動するものである。このようにデー
タ転送要求にはイτｊ属情報が多いため、複数回に別け
てメモリ制御装置へ送られる。

転送データ量は通常数キロバイ１・程度であり、その転
送に要する時間は命令ステップ数に換算しておよそ数百
〜数千ステップ分である。このように、データ転送要求
はメモリアクセス要求などメモリ制御装置に対する他の
各種処理要求と比較して処理時間が非常に長い。

また、主記憶装置・拡張記憶装置・データ転送手段等多
くのハードウエアが関与するため、転送中に障害が発生
した場合には障害箇所の特定や障害内容の通知、その後
の処理方法等が複雑となる。

命令処理装置や入出力処理装置から、メモリ制御装置に
対して上述したデータ転送要求や他の通常のメモリアク
セス要求等の処理要求が発行されると、処理終了時には
要求元の装置に対してリプライが返される。このリプラ
イには、主記憶装置から読出したデータをはじめとする
処理結果や、処理に伴って障害が発生した際の障害通知
情報等が含まれている。つまり、従来のメモリ制御装置
では、記憶装置間のデータ転送要求も各種の処理要求の
一つとして同列に扱われるため、データ転送要求に対す
るリプライはデータ転送がすべて終了するまで要求元装
置に返されない。したがって、リプライ待ち状態にある
要求元装置においては他の処理を実行することが妨げら
れるという欠点があった。

また、データ転送時間が長いのか、障害発生によってリ
プライが送出されないのかを判別てきないため、処理要
求発行からリプライ受取りまでの経過時間監視による障
害の早期発見が困難になるという欠点もあった。

さらに、データ転送中に障害が発生した際必要な情報を
送るために、予めリプライ情報のインタフェースを増加
しておくか、あるいは要求元装置がメモリ制御装置から
障害ステータスを読出すための機能を設けておく必要が
あるという欠点もあった。

発明の目的 本発明の目的はデータ転送処理中にプロセッサが他の処
理を行うことができるメモリ制御システムを提供するこ
とである。

発明の構成 本発明によるメモリ制御システムは、上位装置と、メモ
リ装置と、前記上位装置からのデータ転送要求に応答し
て前記上位装置と前記メモリ装置との間のデータ転送及
び前記メモリ装置間のデタ転送の制御を行うメモリ制御
装置とを有するメそり制御システムであって、前記メモ
リ制御装置は前記上位装置からのデータ転送要求の受取
りに応答してリプライを送出する手段を含み、前記上位
装置は前記リプライを受取った後に次の処理を実行する
手段を含むことを特徴とする。

実施例 以下、図面を用いて本発明の実施例を説明する。

第１図は本発明によるメモリ制御システムの一実施例の
主要部の構成を示すブロック図である。

図において、本発明の一実施例によるメモリ制御システ
ムはメモリ制御装置１０と、主記憶装置１６と、拡張記
憶装置１７と、命令処理装置及び入出力処理装置を有す
る図示せぬプロセサとを含んで構成されている。

メモリ制御装置１０内にはプロセサからの要求信号を受
取る要求受付ポート１１と、プロセサへリプライを送出
するリプライ送出部１２と、プロセサへの通信信号を送
出するプロセサ間通信送山部１３と、主記憶装置１６へ
のアクセスを制御する主記憶アクセス制御部１４と、主
記憶装置１６と拡張記憶装置１７との間のデータ転送を
制御するデータ転送制御部１５とを含んで構成されてい
る。

なお、図において、ａは命令処理装置からの処理要求信
号、ｂは入出力処理装置からの処理要求信号、Ｃは命令
処理装置へのリプライ信号、ｄは入出力処理装置へのリ
プライ信号、ｅは命令処理装置へのプロセサ間通信信号
、ｆは入出力処理装置へのプロセサ間通信信号である。

また、ｇは主記憶アクセス制御部１４への動作指示信号
、ｈは主記憶アクセス制御部１４からのリプライ指示信
号、ｊはデータ転送制御部への動作指示信号、ｋはプロ
セサ間通信送出部への動作指示信号、Ωはプロセサ間通
信送出部からのリプライ指示信号、ｍはデータ転送制御
部１５からの処理要求信号である。

さらにまた、ｎはリプライ送出部１２からデタ転送制御
部へのリプライ、ｐは主記憶装置１６への処理要求信号
、ｑは主記憶装置１−６からのリプライ信号、ｒは拡張
記憶装置１７への処理要求信号、Ｓは拡張記憶装置１７
からのリプライ信号である。

かかる構成において、まず最初に通常のメモリアクセス
要求が要求元装置からメモリ制御装置に対して発行され
た場合の動作について説明する。

命令処理装置からの要求信号ａ又は入出力処理装置から
の要求信号ｂが要求受付ポート１１に入力されると、要
求受付ポート１１はこれを解読し、メモリアクセス要求
であるので主記憶アクセス制御部１４に対して動作指示
信号ｇを送出する。

これを受取った主記憶アクセス制御部１４は主記憶装置
１６に対して処理要求信号ｐを発行する。

それに対して主記憶装置１６からのリプライ信号ｑは主
記憶アクセス制御部１４及びリプライ送出部］２を経て
リブライ信号Ｃ又はｄとして要求元装置へ返される。

次に、ブロセサ間通信要求が要求元装置からメモリ制御
装置に対して発行された場合の動作について説明する。

命令処理装置からの要求信号ａ又は人出力処理装置から
の要求信号ｂか要求受付ボ１・１］に入力されると、要
求受｛＝Ｉポー１・コ１はこれを解読し、プロセサ間通
信要求であるのでプロセサ間通信送出部１−３に動作指
示信号ｋを送る。

これを受けたブロセサ間通信送山部１３は、接続されて
いる全装置すなわち命令処理装置及び入出力処理装置に
対してプロセサ間通信信号ｅ及びｆを送出したあと、リ
プライ送出部１２ヘリプライ指示信号ｇを送る。これを
受けたリプライ送出部１２からは要求元装置に対してリ
プライ信号Ｃ又はｄが送出される。

また、要求元装置から送られた処理要求が主記憶装置１
６と拡張記憶装置１７との間のデータ転送要求であった
場合、要求受付ポート１１からはデータ転送制御部１５
に対してデータ転送動作指示信号ｊが送られる。それと
同時に、リブライ送］２ 出部１２に対してリプライ指示信号ｇが送られ、要求元
装置にはデータ転送開始要求が正常に受付けられたとい
う意味のリプライ信号が返される。

データ転送動作指示信号ｊを受けたデータ転送制御部１
５は、主記憶装置１６をアクセスする場合には要求受付
ポーｌ・］１に対してメモリアクセスのための処理要求
信号ｍを発行し、それに対するリプライｎをリプライ送
出部１２がら受取る。

この場合、メモリアクセス動作そのものは、メモリ制御
装置１０外の処理装置からのアクセスの場合と同様に主
記憶アクセス制御部１４を経由して行われる。

一方、データ転送制御部１５が拡張記憶装置１７をアク
セスする場合には、直接拡張記憶装置１７に処理要求信
号ｒを送り、リプライ信号Ｓを受取る。そして、要求さ
れたデータ転送がすべて終了すると、データ転送制御部
］５は要求受付ポト１］に対する処理要求信号ｍによっ
てプロセサ間通信要求を通知する。このプロセサ間通信
要求を受取った要求受付ポー１・１１はブロセサ間通信
制御部１３に対してプロセザ間通信送出部１３へ動作指
示信号ｋを送り、要求元装置に対して要求されたデータ
転送の終了を知らせる通信信号ｅ又はｆが送られる。

ここで、動作指示信号ｌ｛はデータ転送が正常に終了し
たかどうかを示す終了ステータスを含んでいる。したか
って、プロセサはその通信を受取って、要求元装置は要
求したデータ転送が正常に終了したかどうかを判別でき
、もし正常に終了しなかった場合にはエラーの詳細情報
を知ることができるのである。これにより、ブロセザは
所定の障害処理を行うことができるのである。

発明の効果 以上説明したように本発明は、一般のメモリアクセスな
どの処理要求と性質が異なり処理時間が長くかかる主記
憶と拡張記憶との間のデータ転送要求に対し、その要求
受付に応答して直ちにリプライを返し、転送終了の通知
はプロセサ間通信による転送終了通信によって行うよう
制御することにより、要求元装置のリプライ待ち時間が
長くならずにすみ、また要求元装置がデータ転送中に行
う他の処理や時間監視タイマに影響を与えずにすむとと
もに、プロセサ間通信の通信データとしてデータ転送の
終了ステータス情報を送ることができるので、転送中障
害が発生した場合などに詳細情報を送るための特別な手
段を必要としないという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるメモリ制御システムの構
成を示すブロック図である。 主要部分の符号の説明 １１・・・・・・要求受付ポー１・ １２・・・・・リプライ送出部 １３・・・・・・プロセサ間通信送出部１４・・・・・
・主記憶アクセス制御部１５・・・・・データ転送制御
部

Claims (1)

【特許請求の範囲】
1. （１）上位装置と、メモリ装置と、前記上位装置からの
   データ転送要求に応答して前記上位装置と前記メモリ装
   置との間のデータ転送及び前記メモリ装置間のデータ転
   送の制御を行うメモリ制御装置とを有するメモリ制御シ
   ステムであって、前記メモリ制御装置は前記上位装置か
   らのデータ転送要求の受取りに応答してリプライを送出
   する手段を含み、前記上位装置は前記リプライを受取っ
   た後に次の処理を実行する手段を含むことを特徴とする
   メモリ制御システム。