JPH02289904A - 読み出し回路 - Google Patents
読み出し回路Info
- Publication number
- JPH02289904A JPH02289904A JP11157789A JP11157789A JPH02289904A JP H02289904 A JPH02289904 A JP H02289904A JP 11157789 A JP11157789 A JP 11157789A JP 11157789 A JP11157789 A JP 11157789A JP H02289904 A JPH02289904 A JP H02289904A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- resistor
- capacitor
- analog switch
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000001052 transient effect Effects 0.000 abstract description 9
- 230000003467 diminishing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 102100036601 Aggrecan core protein Human genes 0.000 description 4
- 108091006419 SLC25A12 Proteins 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置に使用するデータ記憶装置の読み
出し回路に関し、特に高速の磁気ディスク装置の読み出
し回路に関する。
出し回路に関し、特に高速の磁気ディスク装置の読み出
し回路に関する。
（従来の技術）
従来、この種の磁気ディスク装置の読み出し回路として
は、第３図に示す読み出し回路がある。
は、第３図に示す読み出し回路がある。
この読み出し回路は、磁気ヘッド５〜８と，磁気ヘッド
５〜８各々に設けられ，ヘッド出力信号２１〜２４を増
幅する前置増幅器１〜４と、ワイヤードオアされた前置
増幅器１〜４の出力端子と自動利得制御回路（以降ＡＧ
Ｃと称す）１２の入力端子間に直列に挿入されたコンデ
ンサ９と、ＡＧＣ１ ２の入力端子と信号接地間に挿入
された抵抗器１０とで構成される。
５〜８各々に設けられ，ヘッド出力信号２１〜２４を増
幅する前置増幅器１〜４と、ワイヤードオアされた前置
増幅器１〜４の出力端子と自動利得制御回路（以降ＡＧ
Ｃと称す）１２の入力端子間に直列に挿入されたコンデ
ンサ９と、ＡＧＣ１ ２の入力端子と信号接地間に挿入
された抵抗器１０とで構成される。
コンデンサつと抵抗器１０とで構成されるＣＲ回路の時
定数は、読み出し信号の周期に対して充分大きくなるよ
うに設定される。一方、読み出し信号に、書き込み動作
から読み出し動作に切り換わる時の過渡応答や、前置増
幅器選択信号２９により前置増幅器１〜４を切り換える
時、個々の前置増幅器の出力オフセット電圧の差異から
生じる直流電圧ステップによる過渡応答か重畳すると、
コンデンサ９に電荷が充電されて直流分が発生し、ＡＧ
Ｃ１２の動作に悪影普を与えることになる。
定数は、読み出し信号の周期に対して充分大きくなるよ
うに設定される。一方、読み出し信号に、書き込み動作
から読み出し動作に切り換わる時の過渡応答や、前置増
幅器選択信号２９により前置増幅器１〜４を切り換える
時、個々の前置増幅器の出力オフセット電圧の差異から
生じる直流電圧ステップによる過渡応答か重畳すると、
コンデンサ９に電荷が充電されて直流分が発生し、ＡＧ
Ｃ１２の動作に悪影普を与えることになる。
即ち、コンデンサ９と抵抗器１０との時定数が大きく設
定されているので放電時間が長く、ＡＧＣ入力信号２６
の直流成分の除去に時間がかかり、ＡＧＣ１ ２の出力
信号であるＡＧＣ出力信号３０が安定するのに時間がか
かるという欠点があった。
定されているので放電時間が長く、ＡＧＣ入力信号２６
の直流成分の除去に時間がかかり、ＡＧＣ１ ２の出力
信号であるＡＧＣ出力信号３０が安定するのに時間がか
かるという欠点があった。
この欠点を改善した読み出し回路として、第４図に示す
特公昭６２−０２３３６３で提案されている回路がある
。第４図の回路では第３図の回路構成と他に、ＡＧＣ１
２の入力端子に接続した抵抗器１１と、抵抗器１１の他
端と信号接地間に設けたアナログスイッチ１３とを加え
て構成される。
特公昭６２−０２３３６３で提案されている回路がある
。第４図の回路では第３図の回路構成と他に、ＡＧＣ１
２の入力端子に接続した抵抗器１１と、抵抗器１１の他
端と信号接地間に設けたアナログスイッチ１３とを加え
て構成される。
アナログスイッチ１３は外部論理信号４０に対応してオ
ン／オフする。外部論理信号４０は書き込み／読み出し
動作切り換えおよび前置増幅器選択信号２つによる切り
換えと同期し、所定の時間アナログスイッチ１３をオン
するように発生される。
ン／オフする。外部論理信号４０は書き込み／読み出し
動作切り換えおよび前置増幅器選択信号２つによる切り
換えと同期し、所定の時間アナログスイッチ１３をオン
するように発生される。
第４図の回路によれば、書き込み／読み出し動作切り換
えおよび前置増幅器選択信号２つによる切り換えの時に
、所定の時間アナログスイッチ１３をオンすることによ
り、コンデンサつと抵抗器１０．１１とで構成されるＣ
Ｒ回路の時定数を小さくし、過渡応答で発生するＡＧＣ
入力信号２６の直流成分の除去を早くし、ＡＧＣ１ ２
の出力信号であるＡＧＣ出力信号３０が安定する時間を
早めることができる。
えおよび前置増幅器選択信号２つによる切り換えの時に
、所定の時間アナログスイッチ１３をオンすることによ
り、コンデンサつと抵抗器１０．１１とで構成されるＣ
Ｒ回路の時定数を小さくし、過渡応答で発生するＡＧＣ
入力信号２６の直流成分の除去を早くし、ＡＧＣ１ ２
の出力信号であるＡＧＣ出力信号３０が安定する時間を
早めることができる。
（発明が解決しようとする課題》
上述したように、第３図に示す読み出し回路は、読み出
し信号が安定するのに時間がかかり、高速読み出し動作
には不適である欠点がある。
し信号が安定するのに時間がかかり、高速読み出し動作
には不適である欠点がある。
また、この改良回路である第４図に示す読み出し回路は
、高速読み出し動作に対しては対応できるが、外部論理
信号４０という制御信号が追加されるため読み出し回路
と制御回路とのインターフェース信号線の増加が必要で
ある。大型のデータ記憶装置ではインターフェース信号
の増加は問題ないが小型の機種では問題である．また、
インクーフェースが標準化されているような場合、信号
線の追加は不可能である． （課題を解決するための手段） 本発明による読み出し回路は、読み出し信号の伝送線に
直列にコンデンサが挿入された直流電圧除去回路を備え
た読み出し回路において、前記読み出し信号の高周波成
分を除去する高周波成分除去手段と、前記高周波成分除
去手段の出力信号と所定の電圧とを比較する比較手段と
、前記比較手段による比較結果に対応して前記直流電圧
除去のコンデンサと信号接地間に接続される抵抗の抵抗
値を切り換える抵抗切り換え手段とを具備して成る。
、高速読み出し動作に対しては対応できるが、外部論理
信号４０という制御信号が追加されるため読み出し回路
と制御回路とのインターフェース信号線の増加が必要で
ある。大型のデータ記憶装置ではインターフェース信号
の増加は問題ないが小型の機種では問題である．また、
インクーフェースが標準化されているような場合、信号
線の追加は不可能である． （課題を解決するための手段） 本発明による読み出し回路は、読み出し信号の伝送線に
直列にコンデンサが挿入された直流電圧除去回路を備え
た読み出し回路において、前記読み出し信号の高周波成
分を除去する高周波成分除去手段と、前記高周波成分除
去手段の出力信号と所定の電圧とを比較する比較手段と
、前記比較手段による比較結果に対応して前記直流電圧
除去のコンデンサと信号接地間に接続される抵抗の抵抗
値を切り換える抵抗切り換え手段とを具備して成る。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック回路図である
． 本実施例は、複数の磁気ヘッド５〜８と、磁気ヘッド５
〜８の個々の出力信号を増幅する前置増幅器１〜４と、
互いに接続された前置増幅器１〜４の出力端子と自動利
得制御回路（以降ＡＧＣと略す》１２の入力端子に直列
に挿入されたコンデンサつと、ＡＧＣ１ ２の入力端子
と信号接地間に設けられた抵抗器１０と、ＡＧＣ１ ２
の入力端子と一方の端子が接続され、他方の端子がアナ
ログスイッチ１３の一方の端子と接続された抵抗器１１
と、他方の端子が信号接地と接続され制御入力端子と電
圧比較器（以降ＣＯＭＰと略す）１５の出力端子と接続
されたアナログスイッチ１３と、ＡＧＣ１２の入力端子
と入力端子が接続され、出力端子がＣＯＭＰ１ ５の第
１の入力端子に接続された低減フィルター（以降ＬＰＦ
と略す）１４と、第２の入力端子に十■ボルトの電圧を
、第３の入力端子に−■ボルトの電圧を印加した比較器
（ＣＯＭＰ）１５とを含む。
． 本実施例は、複数の磁気ヘッド５〜８と、磁気ヘッド５
〜８の個々の出力信号を増幅する前置増幅器１〜４と、
互いに接続された前置増幅器１〜４の出力端子と自動利
得制御回路（以降ＡＧＣと略す》１２の入力端子に直列
に挿入されたコンデンサつと、ＡＧＣ１ ２の入力端子
と信号接地間に設けられた抵抗器１０と、ＡＧＣ１ ２
の入力端子と一方の端子が接続され、他方の端子がアナ
ログスイッチ１３の一方の端子と接続された抵抗器１１
と、他方の端子が信号接地と接続され制御入力端子と電
圧比較器（以降ＣＯＭＰと略す）１５の出力端子と接続
されたアナログスイッチ１３と、ＡＧＣ１２の入力端子
と入力端子が接続され、出力端子がＣＯＭＰ１ ５の第
１の入力端子に接続された低減フィルター（以降ＬＰＦ
と略す）１４と、第２の入力端子に十■ボルトの電圧を
、第３の入力端子に−■ボルトの電圧を印加した比較器
（ＣＯＭＰ）１５とを含む。
第２図には第１図の主な個所における信号波形図か示さ
れている。
れている。
以下、本実施例の動作を説明すると、前置増幅器１〜４
に印加する前置増幅器選択信号２つは、前置増幅器１〜
４のいずれか１つを選択し、その前置増幅器を動作状態
にし、その他の前置増幅器を非動作状態にする。
に印加する前置増幅器選択信号２つは、前置増幅器１〜
４のいずれか１つを選択し、その前置増幅器を動作状態
にし、その他の前置増幅器を非動作状態にする。
今、前置増幅器１が動作状態になっている場合、磁気ヘ
ッド５のヘッド出力信号２１が前置増幅器１で所定の利
得で増幅され、前置増幅器出力信号２５で出力される。
ッド５のヘッド出力信号２１が前置増幅器１で所定の利
得で増幅され、前置増幅器出力信号２５で出力される。
前置増幅器出力信号２５のバイアス直流電圧は前置増幅
器１に固有のものである。前置増幅器出力信号２５はコ
ンデンサ９によりバイアス直流電圧か除去され抵抗器１
０により信号接地電圧になる。
器１に固有のものである。前置増幅器出力信号２５はコ
ンデンサ９によりバイアス直流電圧か除去され抵抗器１
０により信号接地電圧になる。
コンデンサつと抵抗器１０で構成される微分回路の時定
数は読み出し信号の周期より充分大きいものに設定され
る。直流電圧が除去されたＡＧＣ入力信号２６はＡＧＣ
１ ２に印加され、所定の振幅に増幅されＡＧＣ出力信
号３０として出力される。ＬＰＦ１４はＡＧＣ入力信号
２６の信号分を抑圧するためのものであり、カットオフ
周波数は信号周波数より充分低く設定されるか、出力信
号であるＬＰＦ出力信号２７の応答速度も考慮しなけれ
ばならないので低すぎてもよくない。
数は読み出し信号の周期より充分大きいものに設定され
る。直流電圧が除去されたＡＧＣ入力信号２６はＡＧＣ
１ ２に印加され、所定の振幅に増幅されＡＧＣ出力信
号３０として出力される。ＬＰＦ１４はＡＧＣ入力信号
２６の信号分を抑圧するためのものであり、カットオフ
周波数は信号周波数より充分低く設定されるか、出力信
号であるＬＰＦ出力信号２７の応答速度も考慮しなけれ
ばならないので低すぎてもよくない。
ＣＯＭＰ １ ５はＬＰＦ出力信号２７の電圧と＋■ボ
ルト、−■ボルトの電圧と比較し、ＬＰＦ出力信号２７
の電圧が十Ｖボルトより高いかまたは■ボルトより低い
時にハイレベルの信号を出力し、そうでない場合はロー
レベルの信号を出力する。アナログスイッチ１３は、Ｃ
ＯＭＰ出力信号２８がハイレベルの時オンし、ローレベ
ルの時オフする。抵抗器１１の値は抵抗器１０の値より
充分小さく設定され、アナログスイッチ１３がオンの時
のコンデンサつと抵抗器１０．１１とアナログスイッチ
１３のオン抵抗値とで定まる時定数が、アナログスイッ
チかオフ時の値より充分小さく設定される。
ルト、−■ボルトの電圧と比較し、ＬＰＦ出力信号２７
の電圧が十Ｖボルトより高いかまたは■ボルトより低い
時にハイレベルの信号を出力し、そうでない場合はロー
レベルの信号を出力する。アナログスイッチ１３は、Ｃ
ＯＭＰ出力信号２８がハイレベルの時オンし、ローレベ
ルの時オフする。抵抗器１１の値は抵抗器１０の値より
充分小さく設定され、アナログスイッチ１３がオンの時
のコンデンサつと抵抗器１０．１１とアナログスイッチ
１３のオン抵抗値とで定まる時定数が、アナログスイッ
チかオフ時の値より充分小さく設定される。
前置増幅器選択信号２９が第２図に示す切り換え時３１
で変化し、前置増幅器１から前置増幅器２へ切り換わっ
た場合、前置増幅器出力信号２５の直流バイアス電圧お
よび信号振幅は第２図に示すように変化する。ＬＰＦ出
力信号２７が＋■ボルトより大きくなった時、ＣＯＭＰ
出力信号２８がハイレベルになり、アナログスイッチ１
３をオンする。これによりＡＧＣ入力信号２６の過渡応
答収束時間か早くなる。
で変化し、前置増幅器１から前置増幅器２へ切り換わっ
た場合、前置増幅器出力信号２５の直流バイアス電圧お
よび信号振幅は第２図に示すように変化する。ＬＰＦ出
力信号２７が＋■ボルトより大きくなった時、ＣＯＭＰ
出力信号２８がハイレベルになり、アナログスイッチ１
３をオンする。これによりＡＧＣ入力信号２６の過渡応
答収束時間か早くなる。
ＬＰＦ出力信号２７が十Ｖボルトより小さくなるとアナ
ログスイッチ１３はオフし、もどの時定数となる。その
結果、ＡＧＣ入力信号２６の応答は破線４２で示すコン
デンサつと抵抗１０の時定数による収束より早くなる。
ログスイッチ１３はオフし、もどの時定数となる。その
結果、ＡＧＣ入力信号２６の応答は破線４２で示すコン
デンサつと抵抗１０の時定数による収束より早くなる。
従って、ＡＧＣ出力信号の応答も同様に破線４３で示す
コンデンサつと抵抗１０の時定数による収束より早くな
る。
コンデンサつと抵抗１０の時定数による収束より早くな
る。
尚、抵抗器１０の他端およびアナログスイッチ１３の他
端が本実施例では接地の形になっているが、ＡＧＣ１
２の使用条件により所定の電圧にバイアスしなければな
らない場合かあるが、この場合の印加電圧も交流的には
信号に対して接地と同一条件である。
端が本実施例では接地の形になっているが、ＡＧＣ１
２の使用条件により所定の電圧にバイアスしなければな
らない場合かあるが、この場合の印加電圧も交流的には
信号に対して接地と同一条件である。
（発明の効果）
以上説明したように本発明は、前置増幅器等の切り換え
時に生じる過渡応答にともなうバイアス電圧の変動を検
出し、この変動が所定の電圧を越える間、直流除去用の
微分回路の時定数を小さくすることにより、過渡応答の
収束を早めるよう構成されている。その結果、高速な切
り換え動作を可能にする効果がある。また、この制御に
外部制御回路とのインターフェースが不要なのであらゆ
るタイプの磁気記憶装置にも適用できる効果がある。
時に生じる過渡応答にともなうバイアス電圧の変動を検
出し、この変動が所定の電圧を越える間、直流除去用の
微分回路の時定数を小さくすることにより、過渡応答の
収束を早めるよう構成されている。その結果、高速な切
り換え動作を可能にする効果がある。また、この制御に
外部制御回路とのインターフェースが不要なのであらゆ
るタイプの磁気記憶装置にも適用できる効果がある。
第１図は本発明による読み出し回路の一実施例を示す回
路図、第２図は第１図に示す回路の主な個所の信号波形
図、第３図と第４図は従来技術の回路図である。 １〜４・・・前置増幅器、５〜８・・・磁気ヘッド、９
・・・コンデンサ、１０．１１・・・抵抗器、１２・・
・自動利得制御回路、１３・・・アナログスイッチ、１
４・・・低減フィルタ、１５・・・電圧比較器。
路図、第２図は第１図に示す回路の主な個所の信号波形
図、第３図と第４図は従来技術の回路図である。 １〜４・・・前置増幅器、５〜８・・・磁気ヘッド、９
・・・コンデンサ、１０．１１・・・抵抗器、１２・・
・自動利得制御回路、１３・・・アナログスイッチ、１
４・・・低減フィルタ、１５・・・電圧比較器。
Claims (1)
- 読み出し信号の伝送線に直列にコンデンサが挿入された
直流電圧除去回路を備えた読み出し回路において、前記
読み出し信号の高周波成分を除去する高周波成分除去手
段と、前記高周波成分除去手段の出力信号と所定の電圧
とを比較する比較手段と、前記比較手段による比較結果
に対応して前記直流電圧除去のコンデンサと信号接地間
に接続される抵抗の抵抗値を切り換える抵抗切り換え手
段とを具備して成ることを特徴とする読み出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157789A JPH02289904A (ja) | 1989-04-28 | 1989-04-28 | 読み出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11157789A JPH02289904A (ja) | 1989-04-28 | 1989-04-28 | 読み出し回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02289904A true JPH02289904A (ja) | 1990-11-29 |
Family
ID=14564902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11157789A Pending JPH02289904A (ja) | 1989-04-28 | 1989-04-28 | 読み出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02289904A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736896A (en) * | 1994-10-21 | 1998-04-07 | Nippondenso Co., Ltd. | Signal processing circuit |
| US6404282B2 (en) | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
-
1989
- 1989-04-28 JP JP11157789A patent/JPH02289904A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736896A (en) * | 1994-10-21 | 1998-04-07 | Nippondenso Co., Ltd. | Signal processing circuit |
| US6404282B2 (en) | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724996B2 (ja) | 相対位置検出装置 | |
| US6255898B1 (en) | Noise eliminating circuit | |
| US5834969A (en) | Circuit for processing signals from a magneto-resistive head | |
| US5357150A (en) | Defect tolerant envelope follower | |
| JPH02289904A (ja) | 読み出し回路 | |
| JPH0430650B2 (ja) | ||
| US5956197A (en) | System for reading magnetic information provided with a thermal asperity detector | |
| US4806792A (en) | Differential amplifier circuit | |
| US6489779B1 (en) | System and method for terminal short detection | |
| JP4299416B2 (ja) | ピーク検波式ａｇｃ回路 | |
| US6590446B2 (en) | Amplifier circuit and electronic apparatus using the same | |
| JP2933449B2 (ja) | 自動利得制御回路及びこれを用いたデータ記憶装置 | |
| US5764780A (en) | Circuit for eliminating noise of audio signal | |
| JPH02239466A (ja) | 読出し回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JP2004120380A (ja) | ヒステリシス特性設定装置 | |
| JPH04368637A (ja) | サーボ回路 | |
| KR100498427B1 (ko) | 자기 저항 헤드의 서멀 애스퍼리티 보상 장치 | |
| JPH04251407A (ja) | データ記憶装置 | |
| JP3019913B2 (ja) | 情報再生回路 | |
| JPH08279247A (ja) | 再生信号処理方法及び装置並びにディスク装置 | |
| JPS6076007A (ja) | 磁気デイスク装置の読出し回路 | |
| KR100532379B1 (ko) | Mr 헤드의 베이스라인 원더링 보상회로 및 베이스라인 원더링 보상방법 | |
| JPH0354702A (ja) | 読み出し回路 | |
| KR19980067118A (ko) | 배속 변화에 상응한 직류 변동 신호 차단회로 |