[go: up one dir, main page]

JPH02278830A - 半導体装置の配線方法 - Google Patents

半導体装置の配線方法

Info

Publication number
JPH02278830A
JPH02278830A JP10089589A JP10089589A JPH02278830A JP H02278830 A JPH02278830 A JP H02278830A JP 10089589 A JP10089589 A JP 10089589A JP 10089589 A JP10089589 A JP 10089589A JP H02278830 A JPH02278830 A JP H02278830A
Authority
JP
Japan
Prior art keywords
wiring
branch line
elements
line
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10089589A
Other languages
English (en)
Inventor
Masahiro Suzuki
正浩 鈴木
Makoto Ogusu
真 小楠
Makoto Wakita
誠 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP10089589A priority Critical patent/JPH02278830A/ja
Publication of JPH02278830A publication Critical patent/JPH02278830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の配線方法に係り、詳しくは配線工
程において配線層が1層で済み、しかも電気特性を向上
することができる半導体装置の配線方法に関するもので
ある。
近年、LSI開発において開発期間及び納期の短縮化が
要求されている。このため、設計ツール、製造技術の充
実が図られているが、実パターンを扱う図形処理・プロ
セス工程の後工程では、マスク層が多数あるため、開発
期間及び納期の短縮化は困難な状況にある。その結果、
この後工程にある配線工程においてもその短縮化が要求
されている。
〔従来の技術] このため、本出願人は先に、配線工程における作業の短
縮化を図ることを目的して、配線工程で作り出す配線層
を1層で行える半導体装置及びその配線方法を提案して
いる。
その1つとして、第6図に示すように基板1上のセル列
間に形成される配g%M域2に予めセル列と直交する方
向に延びるバルク構造の配線要素3を第9図に示すよう
に縦横に所定間隔で形成した後、絶縁714を形成する
とともに、その各配線要素3の両端部に繋がる絶縁層4
部分にコンククトホール5を形成した半導体装置を用い
たものがある。
そして、第10図に示す各ネッ) a % Cの幹線1
1は、第9図においてセル列方向と同方向の各配線要素
3をそれぞれ配線要素列6〜IOとした場合の配線要素
列6〜10上の領域に形成する。
又、支&?l l 2はバウンダリBl、B2上の端点
と配線要素3の端部向上及び隣接する配線要素3の端部
向上に支線要素13を配線することによって形成される
。即ち、支線要素13で配線要素3間を接続することに
よって幹線11とショートすることなく形成される。
又、支線12と幹線llとの結線は当該支線を構成する
配線要素3の端部と幹線11の端部との間にコンククト
要素14を配線することによって行われる。
このように、幹線11、支線12を構成する支線要素1
3、コンククト要素14を同一平面上に形成することが
できるようにして1層配線が行えるようにしている。
[発明が解決しようとする課題1 しかしながら、前記したように支vA12は予め形成さ
れた各配線要素3を支線要素13で結線して構成される
ことから、第6.7図に示すように配線要素3と支線要
素13とが接合される接続点が多くなる。これら接続点
は寄生する抵抗を有し、ネット全体の電気抵抗がこの抵
抗の分だけ増加する。従って、接続点が多くなるほど寄
生抵抗も増加することから、電気抵抗の増加に基づく回
路の動作遅れがより問題となる。
又、CAD等の設計ツールを使用して配線処理を行う際
に、複数の配線要素3に対応する座標データ及び複数の
支線要素13に対応する座標データで配線データ数が膨
大となり、レイアウト作業、配線検査等の処理速度が低
下するという問題もある。
本発明の目的は上記特殊なバルク構造の半導体装置を利
用し、配線層がINで済み、短期間にかつ効率的に配線
処理を行うことができるとともに、接続に基づく寄生抵
抗の影響を小さくでき、半導体装置を電気特性に優れた
ものとすることができる半導体装置の配線方法を堤供す
ることにある。
[課題を解決するための手段] 上記目的を達成するために、本発明の配線方法は、各セ
ル列間に形成される配線領域に、予めセル列と直交する
方向に延びる配線要素を縦横に所定間隔で形成し、セル
列と同方向の各配線要素をそれぞれ配線要素列とする。
そして、幹線をその配線要素列上の右頁域に配線すると
ともに、支線をバウンダリ上の端点と配線要素の幹部間
上及び隣接する配線要素の端部間上に支線要素を配線す
ることによって形成する。さらに、支線と幹線との結線
を配線要素の端部と幹線の間にコンククト要素を配線す
る。
そして、前記支線を構成する配線要素上の領域を幹線が
通過しない場合にはその配線要素の一端部と結線してい
る支線要素をその配線要素上の領域を通ってその配線領
域の他端部まで延長する。
[作用1 支線を構成する配線要素上の領域を幹線が通過しない場
合にはその配線要素の一端部と結線している支線要素を
その配線要素上の領域を通ってその配線領域の他端部ま
で延長するようにしたことから、支線はこの部分におい
ては端部から端部が支線要素にて結線されることから、
各配線要素を迂回した配線経路よりはるかに配線抵抗が
小さくなり、半導体装置は電気特性に優れたものとなる
[実施例] 以下、本発明を具体化した一実施例を第1〜5図に従っ
て説明する。
第1図は本発明の一実施例における配線方法により形成
した配線を図式化して示す斜視図、第2図は一実施例に
おける支線を示す平面図、第3図は第2図における支線
を示す断面図、第4図は幹線と支線とが交差した場合を
図式化して示す平面図、第5図は第4図における配線を
示す断面図であり、第6〜10図と同様の構成について
は同一の符号を付して説明する。
第1図に示す5個の配線窒素列6〜10上の領域を幹線
配線領域、即ち配線トラックとする。
この配線要素列6〜10には配線要素列6〜10の各配
線要素3と直交する方向の配線(幹線11)を形成する
。同幹線11と各配線要素3は前記絶縁層4によって電
気的に絶縁されているので、ショートすることはない。
そして、前記幹線11と直交する方向の配線(支4M1
2)はバウンダリB1.B2上の端点と配線要素3の端
部間上及び隣接する配線要素3の端部間上に支線要素1
3を配線することによって形成される。このとき、この
支線12において幹5illが交差しない場合、即ち、
幹線11が配線要素3上を通過しない場合には、第2.
3図に示すように前記支線要素13を配線要素3上を通
って同配線要素3の他端部まで延長配線(延長部13a
)する。従って、支線12はこの部分においては端部か
ら端部がこの支線要素13にて結線されることから、各
配線要素3を迂回した配線経路よりはるかに配線抵抗が
小さくなる。
反対に、幹線11が支線12と交差する場合、即ち、第
1図に示すようにネッI−cの支線12上をネットbの
幹線11が通過する場合、第4.5図に示すようにその
配線要素3上には支線要素13を延長配線しないで幹線
11を通す。従って、ネットCの支線12とネットbの
幹線11とのショートは回避される。
次に、第1図に示す各ネットa、b、cにおける幹線1
1と支線12を結線する場合には、幹線11と配線要素
3の端部を結ぶ領域に配!tJij (コンククト要素
14)することにより結線される。
このように、本実施例では支線12を構成する配線要素
3上の領域を幹線11が通過しない場合には支線要素1
3を配線要素3上の領域を通ってその他端まで延長する
ようにしたので、支線12の接続に基づく寄生抵抗の影
響を小さくすることができ、半導体装置を電気特性に優
れたものとすることができる。
又、この配線における配置1iを形成する場合には、幹
′fI!All、支! l 2 ヲ+jl成tル支線2
素13及びコンククト要素14のみを考慮すればよく同
一の配′fanで形成することができるので、配線のた
めのパターンを1つ、即ち配線工程において1層配線が
可能となる。
又、このような配線要素3が予め形成された半導体装置
において、CAD装置等の設計ツールを用いて配線処理
を行う場合、チャネル配線法を採用することができる。
即ち、各配線要素列6〜10の領域を前記セル列方向と
同方向に設けられる幹&Illを配線する幹線配線領域
とし、バウンダリB1.B2上の端点と配線要素3の端
部向上及び隣接する配線要素3の端部向上の領域を支線
要素13を配線する支線要素配’ItiA 91域とし
、さらに幹線11と配線要素3の端部を結ぶ領域をコン
ククト部として定義すれば、チャネル配線法で各ネット
の配線経路を決定することができる。そして、配線経路
を求めた後、その経路中の幹線11、支線要素13及び
コンククト要素14のみのパターンを抽出することによ
り、ljl&!線のための配線パターンが作成される。
又、この配線パターンの作成時において、第2図に示す
ように幹線11が支線12と交差しない場合、即ち、配
線要素3上の領域を通過しない場合には、第3図に示す
ように支線12は端部から端部が支線要素13にて結線
されることから、パターン作成のための座標データが1
つのみで済み、レイアウト作業、配線検査等の処理速度
を向上させることができる。
【発明の効果] 以上詳述したように、本発明によれば配線層が1層で済
み、短期間にかつ効率的に配線処理を行うことができる
とともに、接続点に基づく寄生抵抗の影響を小さくでき
、半導体装置を電気特性に優れたものとすることができ
る効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例における配線方法により形成
した配線を図式化して示す斜視図、第2図は一実施例に
おける支線を示す平面図、第3図は第2図における支線
を示す断面図、第4図は幹線と支線とが交差した場合を
図式化して示す平面図、 第5図は第4図における配線を示す断面図、第6図は従
来の配線方法により形成した支線を示す断面図、 第7図は第6図における支線を示す平面図、第8図は配
線要素を図式化して示す平面図、第9図は従来の配線方
法により形成した配線を図式化して示す斜視図、 第1θ図は従来の配線方法により配線を行う場合のイメ
ージ図である。 図において、3は配線要素、6〜10はそれぞれ配線要
素列、11は幹線、12は支線、13は支線要素、13
aは延長部、14はコンククト要素である。 ■ 図計の3  第  6  図 従来の配線方法にまり形成した支線を示す断面図第7図 第6図における支線各図式化して示す平面図第8図 配線要素を 図式化して示す平面図 C]−KX洲]−→ωニーう 第2図 一実施例lこおける叉腺を示す平面図 第3図 第2図IZおける支線を示す断面図 幹線と支線とが交差した」合を図式化して示す平面図第
4図IZおける配線を示す断面図

Claims (1)

  1. 【特許請求の範囲】 1各セル列間に形成される配線領域に、予めセル列と直
    交する方向に延びる配線要素を縦横に所定間隔で形成し
    、セル列と同方向の各配線要素をそれぞれ配線要素列と
    し、幹線をその配線要素列上の領域に配線するとともに
    、支線をバウンダリ上の端点と配線要素の幹部間上及び
    隣接する配線要素の端部間上に支線要素を配線すること
    によって形成し、さらに、支線と幹線との結線を配線要
    素の端部と幹線の間にコンククト要素を配線することに
    より行うようにした半導体装置の配線方法において、 前記支線を構成する配線要素上の領域を幹線が通過しな
    い場合にはその配線要素の一端部と結線している支線要
    素をその配線要素上の領域を通ってその配線領域の他端
    部まで延長するようにしたことを特徴とする半導体装置
    の配線方法。
JP10089589A 1989-04-20 1989-04-20 半導体装置の配線方法 Pending JPH02278830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10089589A JPH02278830A (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10089589A JPH02278830A (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Publications (1)

Publication Number Publication Date
JPH02278830A true JPH02278830A (ja) 1990-11-15

Family

ID=14286073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10089589A Pending JPH02278830A (ja) 1989-04-20 1989-04-20 半導体装置の配線方法

Country Status (1)

Country Link
JP (1) JPH02278830A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032944A (ja) * 2004-07-14 2006-02-02 Samsung Electronics Co Ltd 容易に変更することができる配線構造体、前記配線構造体の設計及び変更方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172250A (ja) * 1983-03-11 1984-09-28 ゼネラル・エレクトリック・カンパニイ 万能配列体
JPS61144844A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 論理lsi
JPS62230032A (ja) * 1986-03-31 1987-10-08 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172250A (ja) * 1983-03-11 1984-09-28 ゼネラル・エレクトリック・カンパニイ 万能配列体
JPS61144844A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 論理lsi
JPS62230032A (ja) * 1986-03-31 1987-10-08 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032944A (ja) * 2004-07-14 2006-02-02 Samsung Electronics Co Ltd 容易に変更することができる配線構造体、前記配線構造体の設計及び変更方法

Similar Documents

Publication Publication Date Title
JP2936542B2 (ja) 電源幹線のレイアウト方法
JPH02278830A (ja) 半導体装置の配線方法
JPS623584B2 (ja)
JPH0260148A (ja) 半導体集積回路装置
JPS59182540A (ja) 半導体装置における配線パタ−ンの設計方法
JPS62226641A (ja) 半導体論理集積回路装置のレイアウト方法
JPS59175747A (ja) 半導体集積回路
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JPS63260150A (ja) 集積回路の配置設計方法
JP2529342B2 (ja) チャネル配線方法
JPH0145227B2 (ja)
JPH02239658A (ja) 半導体装置の配線方法
JP2890451B2 (ja) 半導体装置の配線方法
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JPS6399545A (ja) ビルディング・ブロック方式の集積回路
JP2682423B2 (ja) Lsiの複数線幅の配線方法
JPS59161046A (ja) 半導体装置における配線方法
JPS6248042A (ja) マスタ−スライス方式半導体集積回路
JPH01140640A (ja) スタンダードセル方式による半導体集積回路のレイアウト方法
JPH0316241A (ja) 半導体装置及びその配線の自動形成方法
JPH0823030A (ja) 集積回路装置の配線の設計方法
JPS63161638A (ja) 半導体集積回路の電源配線方法
JPH0529459A (ja) 端子位置決定方法
JPH03255665A (ja) 半導体集積回路装置
JPH03175653A (ja) 半導体集積回路の配線方法