JPH02266530A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は縦型（パーティカル型）のバイポーラトランジ
スタを有した半導体装置に関する。

〔発明の概要］ 本発明は、縦型のバイポーラトランジスタを埋め込み層
上に形成する半導体装１において、埋め込み層から基体
表面まで連続する第２の領域及びその第２の領域と反対
導電型であって基板から基体表面まで連続した第１の領
域により素子間分離を行い、その第２の領域をコレクタ
領域と電気的に接続させることにより、コレクタ領域で
の寄生容量を等価的に小さくするものである。

〔従来の技術〕

半導体装置の一例として、バイポーラトランジスタをシ
リコン等の半導体基板上に形成したものが広く知られて
いる。このバイポーラトランジスタには、その構造上、
縦型に形成されるものがあり、例えば第４図に示すよう
な素子構造を有している。

第４図は従来のバイポーラトランジスタを有する装置の
一例を示す断面図である。ｐ型のシリコン基板１０１上
に、ｎ型の埋め込み層１０２が形成され、その上にｎ型
のエピタキシャル層１０３が積石される。上記埋め込み
層１０２上には、縦型のｐｎｐバイポーラトランジスタ
が形成される。

そのコレクタ領域は、上記ｎ型の埋め込み層１０２から
エピタキシャル層１０３に亘って形成されたｐ型の不純
物領域１０４と、その不純物領域１０４から基体表面ま
で形成されたｐ型の取り出し領域１０５から構成される
。ベース領域は、コレクタ領域に囲まれた基体表面のｎ
型の不純物拡散＄■域１０６であり、エミッタ領域は、
その不純物拡散領域１０６内に形成されるｐ型の不純物
拡散領域１０７により構成される。

また、その素子間の分離は、ｐｎ接合分離によってｊテ
われ、ｐ型のシリコン基板１０１から基体表面まで連続
するｐ型の分＃領域１０８と、前記ｎ型のエピタキシャ
ル層１０３の間のｐｎ接合が用いられる。このためにｎ
型のエピタキシャル層１０３の電位は、電源電圧Ｖｃｃ
まで引き上げられており、その取り出し領域１０９が基
体表面に形成される。

Ｃ発明が解決しようとする課題〕 上述の構成の半導体装置では素子分離を行うために、エ
ピタキシャル層１０３には最も高い電位である電源電圧
Ｖｃｃが供給される。

しかしながら、このようにエピタキシャル層１０３に電
源電圧Ｖｃｃを供給することで、コレクタ領域を構成す
る不純物領域１０４及び取り出し領域１０５と、ｎ型の
エピタキシャル層１０３及びｎ型の埋め込み層１０２の
間に寄生容量が発生することになる。特に、この寄生容
量は、コレクタの取り出し領域１０５の不純物濃度が高
いために、大きな容量値になり、結局、バイポーラトラ
ンジスタの周波数特性が劣化することになる。

そこで、本発明は上述の技術的な課題に鑑み、バイポー
ラトランジスタにおけるコレクタの寄生容量を低減する
ような半導体装置の提供を目的とする。

〔課題を解決するための手段〕

上述の目的を達成するために、本発明の半導体装置は、
第１導電型の半導体基板上に第２導電型の埋め込み層が
形成され、第１導電型のコレクタＭ域と、そのコレクタ
頭域内に形成される第２導電型のベース領域と、そのベ
ース領域内に形成される第１導電型のエミッタ領域とか
らなる縦型のバイポーラトランジスタが上記埋め込み層
上に形成される。そして、各素子の間を分離するための
素子間の分離が、上記埋め込み層から基体表面に連続し
且つコレクタ領域と電気的に接続される第２導電型の第
２のｇｌ域と、上記半導体基板から基体表面に連続する
第１導電型の第１の領域とにより行われることを特徴と
する。

〔作用〕

素子分離のための素子分離領域を互いに反対導電型の第
１の領域と第２の領域で構成することにより、ｐｎ接合
分翻が行われるが、埋め込み層と同じ導電型で該埋め込
み層から表面まで連続する第２の領域をコレクタ領域と
電気的に接続して短絡させることにより、コレクタ領域
と第２の領域及び埋め込み層間の寄生容量は低減される
ことになる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例は、縦型のｐｎｐバイポーラトランジスタを有
した半導体装置の例である。

その断面構造を第１図に示す、ｐ型のシリコン基板１上
に、素子の活性領域に対応してｎ型の埋め込みＮ２が形
成される。この埋め込み層２上にはｎ型のエピタキシャ
ル層３が積層して形成される。このｎ型のエピタキシャ
ル層３は、バイポーラトランジスタのコレクタの外側の
領域で、素子分離のための第２の６Ｍ域として機能し、
その基体表面の一部にはコレクタと短絡させるための取
り出し領域４が形成される。

ｎ型の埋め込み層２には、その上側で重なるようにｐ型
の不純物領域５がエピタキシャル層３に亘って形成され
る。このｐ型の不純物領域５は、ｐｎｐバイポーラトラ
ンジスタのコレクタ領域として機能する。このｐ型の不
純物領域５は、該不純物９■域５から基体表面にかけて
形成されるコレクタ取り出し領域６に連続する。このコ
レクタ取り出し領域６には、コレクタ電極が接続される
。

このコレクタとして機能するｐ型の不純物領域５及びコ
レクタ取り出し領域６の内側には、エピタキシャル層３
の一部が残り、このｎ型の残存エピタキシャル領域７は
、ｐ型の不純物領域５とコレツ・夕取り出し領域６に囲
まれる。さらにその残存エピタキシャル領域７の内側に
は、ｎ型の不純物領域からなるベース領域８が基体表面
に臨んで形成される。このベース領域８はその基体表面
でベース電極に接続する。そして、そのベース領域８の
内側にｐ型の不純物領域からなるエミッタ領域９が同様
に基体表面に臨んで形成される。このエミッタ頭載９に
も基体表面でエミッタ電極が形成される。これらエミッ
タ領域９．ベース領域８゜コレクタ領域となるｐ型の不
純物領域５の位置関係は、基体主面に対して垂直な関係
であり、これら各？ｉ１Ｍにより縦型のｐｎｐバイポー
ラトランジスタが基板上に得られる。

この縦型のｐｎｐバイポーラトランジスタを有する半導
体装置の素子分離は、ｐｎ接合分離によって行われ、具
体的には、第２の領域である上記ｎ型のエピタキシャル
層３と、隣接する素子間に配置される第１の領域として
のｐ型の分離領域１０によって行われる。ここで、ｎ型
のエピタキシャルＮ３は、バイポーラトランジスタのコ
レクタの外側に形成され、その底部に形成された上記ｎ
型の埋め込み層２から基体表面まで連続した層とされて
いる。そのエピタキシャル層３の基体表面には、前述の
ように電位を供給するための取り出し領域４が形成され
ており、この取り出し領域４はコレクタ電極を介してコ
レクタ領域に電気的に接続される。

第３図はｐｎｐバイポーラトランジスタのコレクタ部分
の等価回路である。この第３図に基づき説明すると、ノ
ード５１はコレクタ領域、ノード５２は第２の領域であ
るｎ型のエピタキシャル層３及びｎ型の埋め込み層２に
それぞれ相当する。

また、接地されるノード５３は、ｐ型のシリコン基板１
及びｐ型の分離領域ＩＯに相当する。ノード５１とノー
ド５２の間には寄生容量５５があり、同様にノード５２
とノード５３の間にも寄生容量５６が存在する。上記ｎ
型のエピタキシャル層３を取り出し領域４を介してコレ
クタに接続した場合には、配線５４で示すように短絡さ
れることになる。その結果、寄生容量５５は両端の電位
が等しいために、容量として機能しなくなる。

この第３図からも明らかなように、エピタキシャル層３
の電位は、取り出し領域４を介して供給されるコレクタ
の電位によって、コレクタと同相になる。その結果、等
価的にコレクタ領域とエピタキシャル層３及びｎ型の埋
め込み層２０間の寄生容量は低減され、ｐｎｐバイポー
ラトランジスタの寄生容量は、比較的に小さな容量値で
ある分離領域１０及びｐ型のシリコン基板１とエピタキ
シャル層３及びｎ型の埋め込み層２の間の容量のみとな
る。

この低減されたｐｎｐバイポーラトランジスタの寄生容
量は、高濃度のコレクタ取り出しのないｎｐｎバイポー
ラトランジスタと同等の容量値となり、従来例（第４図
）と比較しても、０．６倍程度に容量が低減されること
になる。

第２の実施例 本実施例は縦型のｐｎｐバイポーラトランジスタと横型
（ラテラル型）のｎｐｎバイポーラトランジスタの双方
を同一のシリコン基板上に形成する例である。

その断面構造を第２図に示す、まず、縦型のＰｎｐバイ
ポーラトランジスタ２０の構造は、第１の実施例と同様
に、ｐ型のシリコン基板２１上に、素子の活性領域に対
応してｎ型の埋め込み層２２が形成される。この埋め込
み層２２上にはｎ型のエピタキシャル層２３が積層して
形成される。このｎ型のエピタキシャル層２３は、ｐｎ
ｐバイポーラトランジスタのコレクタの外側の領域で、
素子分離のための第２の領域として機能し、その基体表
面の一部にはコレクタと短絡させるための取り出し領域
２４が形成される。

ｎ型の埋め込み層２２には、その上側で重なるようにｐ
型の不純物領域２５がエピタキシャル層２３に亘って形
成される。このｐ型の不純物領域２５は該不純物領域２
５から基体表面にかけて形成されるコレクタ取り出し領
域２６に連続する。

コレクタ取り出し領域２６には、コレクタ電極が接続さ
れる。そのコレクタ取り出し領域２６とｐ型の不純物領
域２５がコレクタ領域として機能する。これらコレクタ
として機能するｐ型の不純物領域２５及びコレクタ取り
出し領域２６の内側には、エピタキシャル層２３の一部
が残り、そのｎ型の残存エピタキシャル領域２７は、ｐ
型の不純物領域２５とコレクタ取り出し領域２６に囲ま
れる。さらにその残存エピタキシャル領域２７の内側に
は、ｎ型の不純物Ｍ域からなるベース頭Ｍ’２８が基体
表面に臨んで形成される。そして、そのベース領域２８
の内側にｐ型の不純物領域からなるエミッタ領域２９が
同様に基体表面に臨んで形成される。これらベース領域
２８．エミッタ領域２９には、それぞれベース電捲、エ
ミッタ電極が形成される。

次にｎｐｎバイポーラトランジスタ３０の構造は、ｐ型
のシリコン基板２１上に当Ｂｌ　ｎ　ｐ　ｎバイポーラ
トランジスタ３０の活性領域でｎ型の埋め込み層２２が
形成され、その埋め込み層２２の上部に積層されたｎ型
のエピタキシャルＩｌ！２３の基体表面にコレクタ領域
３１が形成される。ベース領域３２は、コレクタ領域３
１から基体表面上離間した位置にその基体表面に臨んで
ｎ型のエピタキシャル層２３内に形成される。このベー
ス領域３２はｐ型の不純物領域からなる。そのベース領
域３２の内側には、基体表面に臨んでエミッタ領域３３
が形成される。これらコレクタ領域３１゜ベース領域３
２．エミッタ領域３３は、基体表面で横方向に配され、
横型のｎｐｎバイポーラトランジスタ３０を構成する。

これらｎｐｎバイポーラトランジスタ２０とｐｎｐｎバ
イポーラトランジスタ３０子間分離は、第１の領域であ
るｐ型の分離領域３４とｎ型のエピタキシャル層２３の
間のｐｎ接合によって行われる。ここで、ｐ型の分離領
域３４は、ｐ型のシリコン基板２１から基体表面まで連
続して形成され、素子間のｎ型のエピタキシャル層２３
を分割するように形成される。

そして、本実施例の半導体装置では、ｐｎｐバイポーラ
トランジスタ２０のｎ型のエピタキシャル層２３が取り
出し領域２４を介してコレクタ領域に電気的に接続され
て短絡されるために、ｎ型のエピタキシャル層２３及び
ｎ型の埋め込み層２２と、コレクタ取り出し領域２６及
びｐ型の不純物領域２５の間の寄生容量が等価的に低減
されることになる。このため、トランジスタの周波数特
性の劣化を防止することができる。また、ｐｎｐバイポ
ーラトランジスタ２０の寄生容量は、ｎｐｎｐバイポー
ラトランジスタ３０の寄生容量と路間等の容量値となる
。

なお、上述の各実施例では、縦型のバイポーラトランジ
スタをｐｎｐ型で説明したが、縦型のバイポーラトラン
ジスタを反対のｎｐｎ型とすることもできる。

〔発明の効果〕

本発明の半導体装１は、素子間分離が基板から連続した
第１の領域及びその反対導電型の第２の領域によって行
われ、その第２の領域がコレクタ領域と電気的に接続さ
れる。このためコレクタ領域と第２の領域との間の容量
は低減されることになり、バイポーラトランジスタの周
波数特性が改善されることになる。

【図面の簡単な説明】

第１図は本発明の半導体装置の一例の素子構造を示す断
面図、第２図は本発明の半導体装置の他の一例の素子構
造を示す断面図、第３図は本発明の半導体装置における
バイポーラトランジスタ部分の寄生容量の関係を示す回
路図、第４図は従来の半導体装置の一例の示す断面図で
ある。 １．２１・・・シリコン基板 ２．２２・・・埋め込み層 ３２３・・・エピタキシャル層 ４．２４・・・取り出し領域 ５．２５・・・不純物領域 ６．２６・・・コレクタ取り出し領域 ８２８・・・ベース領域 ９．１９・・・エミッタ領域 １０．３４・・・分離領域

Claims (1)

【特許請求の範囲】
1. 第１導電型の半導体基板上に第２導電型の埋め込み層が
   形成され、第１導電型のコレクタ領域と、そのコレクタ
   領域内に形成される第２導電型のベース領域と、そのベ
   ース領域内に形成される第１導電型のエミッタ領域とか
   らなる縦型のバイポーラトランジスタが上記埋め込み層
   上に形成され、上記埋め込み層から基体表面に連続し且
   つコレクタ領域と電気的に接続される第２導電型の第２
   の領域と、上記半導体基板から基体表面に連続する第１
   導電型の第１の領域とにより素子間分離が行われること
   を特徴とする半導体装置。