JPH0223436A - Dump activating system - Google Patents
Dump activating systemInfo
- Publication number
- JPH0223436A JPH0223436A JP63174718A JP17471888A JPH0223436A JP H0223436 A JPH0223436 A JP H0223436A JP 63174718 A JP63174718 A JP 63174718A JP 17471888 A JP17471888 A JP 17471888A JP H0223436 A JPH0223436 A JP H0223436A
- Authority
- JP
- Japan
- Prior art keywords
- dump
- execution module
- dump execution
- address
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダンプ起動方式、特に情報処理装置における記
憶部の内容の全てをプリントアウトまたは磁気ディスク
装置等に出力するダンプ起動方式〔従来の技術〕
従来、この種のダンプ起動方式は、第2図および第3図
のダンプ起動方式を説明するための図に示すように、情
報処理装置がデータバス51およびアドレスバス52に
処理部10.記憶部20およびディスクコントローラ3
1が接続され、処理部10にはダンプ起動スイッチ40
から入力が与えられ、ディスクコントローラ31はディ
スク32にバス上のデータを記録させるようになってい
る。また記憶部20にはダンプ実行モジュール21が格
納された構成になっている。このような構成で記憶部の
内容のダンプを実行させる場合には、ダンプ起動スイッ
チ40を投入することにより、処理部10が記憶部20
に格納さてれいるダンプ実行モジュール21を起動実行
して、記憶部20の内容の全てをディスク32に記録さ
せるようになっている。ディスク32の記録は必要に応
じてプリントアウトされる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a dump startup method, particularly a dump startup method in which all the contents of a storage unit in an information processing device are printed out or output to a magnetic disk device, etc. [Prior art] Conventionally, in this type of dump startup method, as shown in the diagrams for explaining the dump startup method in FIGS. 2 and 3, an information processing device connects a processing unit 10. Storage unit 20 and disk controller 3
1 is connected to the processing unit 10, and a dump start switch 40 is connected to the processing unit 10.
The disk controller 31 causes the disk 32 to record data on the bus. Further, the storage unit 20 has a configuration in which a dump execution module 21 is stored. When dumping the contents of the storage unit in such a configuration, by turning on the dump start switch 40, the processing unit 10 dumps the contents of the storage unit 20.
The dump execution module 21 stored in the storage section 20 is activated and executed to record all the contents of the storage section 20 onto the disk 32. Records on the disc 32 are printed out as necessary.
上述した従来のダンプ起動方式では、処理部が記憶部の
任意のアドレスに対してアクセスが可能であり、処理部
が障害時の誤動作等により誤まって記憶部に格納されて
いるダンプ実行モジュールを破壊する恐れがあり、破壊
されたときにダンプの起動が出来なくなるという欠点が
ある。In the conventional dump startup method described above, the processing unit can access any address in the storage unit, and the processing unit may mistakenly retrieve the dump execution module stored in the storage unit due to a malfunction at the time of a failure. There is a risk of destruction, and the drawback is that the dump cannot be started if destroyed.
本発明のダンプ起動方式は、記憶部にダンプ実行モジュ
ールが格納されていて外部からのダンプ起動により処理
部がそのモジュールを起動して出力装置に記憶部の内容
をダンプするダンプ起動方式において、前記ダンプ実行
モジュールが格納されているエリアを処理部がアクセス
したことを検出する検出回路と、この検出回路からの検
出出力と前記外部からのダンプ起動との何れをもダンプ
起動とする論理和手段とを有することにより構成される
。The dump startup method of the present invention is a dump startup method in which a dump execution module is stored in a storage section, and upon dump startup from the outside, the processing section starts the module and dumps the contents of the storage section to an output device. a detection circuit for detecting that a processing unit has accessed an area in which a dump execution module is stored; and a logical sum means for determining a dump activation from both the detection output from the detection circuit and the dump activation from the outside. It is constituted by having.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例のブロック図で、記憶部の内
容を磁気ディスクにダンプする場合を示している。また
ダンプ実行モジュールが第3図において説明したと同じ
く記憶されているものとする。第1図において処理部1
0.記憶部20およびディスクコントローラ31が第2
図と同じくデータバス51およびアドレスバス52に接
続されていて、ディスクコントローラ31にはディスク
32が接続されている。一方、ダンプ実行モジュール2
1の上限アドレス22および下限アドレス23を設定す
るための上限アドレス設定レジスタ61および下限アド
レス設定レジスタ62が設けられていて、アドレスバス
52のアドレスデータと上限アドレスレジスタ61また
は下限アドレスレジスタ62の内容とを入力とする上限
アドレス比較回路71および下限アドレス比較回路72
とが設けられ、それぞれアドレスデータが上限アドレス
22の設定値に等しいか小さいとき、および下限アドレ
ス23の設定値に等しいか大きいときに論理値゛1°″
を出力するようになっている。さらにこの2つの比較回
路71および72の出力はアンド回路80に入力され、
アンド回路80の出力はラッチ回路90に入力されてい
る。またラッチ回路90の出力とダンプ起動スイッチ4
0との出力がオア回路100に入力され、オア回路10
0の出力が処理部10に与えられるように構成されてい
る。FIG. 1 is a block diagram of an embodiment of the present invention, showing a case where the contents of a storage section are dumped onto a magnetic disk. It is also assumed that the dump execution module is stored in the same way as described in FIG. In FIG. 1, the processing unit 1
0. The storage unit 20 and the disk controller 31 are
As in the figure, it is connected to a data bus 51 and an address bus 52, and a disk 32 is connected to the disk controller 31. On the other hand, dump execution module 2
An upper limit address setting register 61 and a lower limit address setting register 62 are provided for setting the upper limit address 22 and lower limit address 23 of 1, and the address data of the address bus 52 and the contents of the upper limit address register 61 or the lower limit address register 62 Upper limit address comparison circuit 71 and lower limit address comparison circuit 72 which input
are provided, and when the address data is equal to or smaller than the setting value of the upper limit address 22, and when it is equal to or larger than the setting value of the lower limit address 23, the logical value is ``1°''.
It is designed to output . Furthermore, the outputs of these two comparison circuits 71 and 72 are input to an AND circuit 80,
The output of the AND circuit 80 is input to a latch circuit 90. In addition, the output of the latch circuit 90 and the dump start switch 4
The output of 0 is input to the OR circuit 100, and the OR circuit 10
The configuration is such that an output of 0 is given to the processing unit 10.
次に、第1図の動作について説明を進めると、上限アド
レスレジスタ61および下限アドレスレジスタ62には
、それぞれ記憶部20に格納されているダンプ実行モジ
ュール21の上限アドレス22および下限アドレス23
が設定されていて、処理部10がダンプ起動スイッチ4
0によるダンプ実行起動以外に、障害時の誤動作等によ
り誤まってダンプ実行モジュール21内のアドレスをア
クセスすると、上限アドレス比較回路71および下限ア
ドレス比較回路72から論理値” 1 ”が出力され、
アンド回路80.ラッチ回路90およびオア回路100
を介して、処理部10にダンプ起動入力が与えられて、
ダンプ実行が自動的に行なわれる。Next, proceeding with the explanation of the operation shown in FIG.
is set, and the processing unit 10 activates the dump start switch 4.
In addition to starting the dump execution with 0, if an address in the dump execution module 21 is accessed by mistake due to a malfunction at the time of a failure, the upper limit address comparison circuit 71 and the lower limit address comparison circuit 72 output a logical value of "1".
AND circuit 80. Latch circuit 90 and OR circuit 100
A dump start input is given to the processing unit 10 via
Dump execution is performed automatically.
以上説明したように本発明は、処理部が障害時の誤動作
等によりダンプ実行モジュールのアドレスをアクセスし
た場合に5.自動的にダンプ実行を行なうため、ダンプ
実行モジュールが破壊されることがなく、またそのとき
の記憶部の内容が出力装置に出力される効果がある。As explained above, in the present invention, when the processing unit accesses the address of the dump execution module due to a malfunction at the time of a failure, etc., 5. Since the dump is executed automatically, the dump execution module is not destroyed, and the contents of the storage section at that time are output to the output device.
第1図は本発明の一実施例のブロック図、第2図および
第3図は従来のダンプ起動方式を説明するための図であ
る。
10・・・処理部、20・・・記憶部、21・・・ダン
プ実行モジュール、22・・・上限アドレス、23・・
・下限アドレス、31・・・ディスクコントローラ、3
2・・ディスク、40・・・ダンプ起動スイッチ、51
・・・データバス、52・・・アドレスバス、61・・
・上限アドレス設定レジスタ、62・・・下限アドレス
設定レジスタ、71・・・上限アドレス比較回路、72
・・・下限アドレス比較回路、80・・・アンド回路、
90・・・ラッチ回路、100・・・オア回路。FIG. 1 is a block diagram of an embodiment of the present invention, and FIGS. 2 and 3 are diagrams for explaining a conventional dump starting method. DESCRIPTION OF SYMBOLS 10... Processing part, 20... Storage part, 21... Dump execution module, 22... Upper limit address, 23...
・Lower limit address, 31...Disk controller, 3
2...Disk, 40...Dump start switch, 51
...Data bus, 52...Address bus, 61...
- Upper limit address setting register, 62... Lower limit address setting register, 71... Upper limit address comparison circuit, 72
... lower limit address comparison circuit, 80 ... AND circuit,
90...Latch circuit, 100...OR circuit.
Claims (1)
らのダンプ起動により処理部がそのモジュールを起動し
て出力装置に記憶部の内容をダンプするダンプ起動方式
において、前記ダンプ実行モジュールが格納されている
エリアを処理部がアクセスしたことを検出する検出回路
と、この検出回路からの検出出力と前記外部からのダン
プ起動との何れをもダンプ起動とする論理和手段とを有
することを特徴とするダンプ起動方式。In a dump activation method in which a dump execution module is stored in a storage unit, and upon external dump activation, the processing unit activates the module and dumps the contents of the storage unit to an output device, the dump execution module is stored. A dump device characterized by having a detection circuit that detects that a processing section has accessed an area, and an OR means that determines that both the detection output from the detection circuit and the dump activation from the outside are a dump activation. Starting method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63174718A JPH0223436A (en) | 1988-07-12 | 1988-07-12 | Dump activating system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63174718A JPH0223436A (en) | 1988-07-12 | 1988-07-12 | Dump activating system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0223436A true JPH0223436A (en) | 1990-01-25 |
Family
ID=15983435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63174718A Pending JPH0223436A (en) | 1988-07-12 | 1988-07-12 | Dump activating system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0223436A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119136A (en) * | 1988-12-13 | 1992-06-02 | Minolta Camera Kabushiki Kaisha | Original scanning apparatus |
-
1988
- 1988-07-12 JP JP63174718A patent/JPH0223436A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119136A (en) * | 1988-12-13 | 1992-06-02 | Minolta Camera Kabushiki Kaisha | Original scanning apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02156357A (en) | How to prevent program destruction | |
JPH0223436A (en) | Dump activating system | |
JPH0822422A (en) | Memory device | |
JPS63250753A (en) | Memory access check method | |
JPS6217299B2 (en) | ||
JPH05225361A (en) | Register rewriting system | |
JP2751822B2 (en) | Memory control method for FIFO memory device | |
JP3166167B2 (en) | Microcomputer | |
JP2658911B2 (en) | Floppy disk unit | |
JPH04354011A (en) | Power source make and break controller | |
JPH0250226A (en) | Microcomputer | |
JPH0484224A (en) | Stack area protection circuit | |
JPH05198095A (en) | Floppy disk controller | |
JPS62212733A (en) | Overflow detecting mechanism for stack area | |
JPS61228544A (en) | Write protection system | |
JPS61168060A (en) | Data processor | |
JPH05282209A (en) | Data access controller | |
JPS621037A (en) | Memory undefined area access detection method | |
JPS6332642A (en) | Information processor | |
JPH0512892A (en) | Nonvolatile memory device | |
JPS6158064A (en) | Microprocessor control system with memory write protection function | |
JPS62229448A (en) | Memory circuit write control method | |
JPS6274132A (en) | Logical circuit | |
JPS62160555A (en) | Memory circuit memory protection device | |
JPH05241966A (en) | Memory controller |