JPH0221653B2 - - Google Patents
Info
- Publication number
- JPH0221653B2 JPH0221653B2 JP58239103A JP23910383A JPH0221653B2 JP H0221653 B2 JPH0221653 B2 JP H0221653B2 JP 58239103 A JP58239103 A JP 58239103A JP 23910383 A JP23910383 A JP 23910383A JP H0221653 B2 JPH0221653 B2 JP H0221653B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- film
- metal protrusion
- semiconductor element
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W72/701—
-
- H10W72/01204—
-
- H10W72/077—
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子等の高密度、薄型、小型の
実装における転写バンプ方式による半導体装置の
製造方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method of manufacturing a semiconductor device using a transfer bump method for high-density, thin, and compact packaging of semiconductor elements and the like.
従来例の構成とその問題点
近年、IC、LSI等の半導体素子は各種の家庭電
化製品、産業用機器の分野へ導入されている。こ
れら家庭電化製品、産業用機器は、省資源化、省
電力化のためにあるいは利用範囲を拡大させるた
めに、多機能化、小型化、薄型化のいわゆるポー
タブル化が促進されてきている。Conventional configurations and their problems In recent years, semiconductor elements such as ICs and LSIs have been introduced into the fields of various home appliances and industrial equipment. In order to save resources and power, or to expand the scope of use, these household electrical appliances and industrial equipment are being made more multifunctional, smaller, and thinner, so-called portable.
半導体素子においてもポータブル化に対応する
ために、パツケージングの小型化、薄型化が要求
されてきている。拡散工程、電極配線工程の終了
したシリコンスライスは半導体素子単位のチツプ
に切断され、チツプの周辺に設けられたアルミ電
極端子から外部端子へ電極リードを取出して取扱
いやすくしまた機械的保護のためにパツケージン
グされる。通常、これら半導体素子のパツケージ
ングには、DIL、チツプキヤリヤ、フリツプチツ
プ、フイルムキヤリヤ方式等が用いられている
が、前記した目的のためには、フイルムキヤリヤ
方式が有望である。 In order to make semiconductor devices portable, there has been a demand for smaller and thinner packaging. After the diffusion process and electrode wiring process have been completed, the silicon slice is cut into chips for each semiconductor element, and electrode leads are taken out from the aluminum electrode terminals provided around the chip to external terminals for ease of handling and for mechanical protection. packaged. Normally, DIL, chip carrier, flip chip, film carrier methods, etc. are used for packaging these semiconductor devices, but the film carrier method is promising for the above-mentioned purpose.
半導体素子の電極端子にフイルムキヤリヤのリ
ード端子を接合する手段のひとつとして転写バン
プ方式(特開昭57−152147号)が提案されてい
る。この転写バンプ方式は、絶縁性基板上の半導
体素子の電極と対応した位置にAuの金属突起
(バンプ)を形成しておき、まず、金属突起とフ
イルムキヤリヤのSnメツキしたリード端子とを
位置合せし、ツールで加圧、加熱し、前記リード
端子に絶縁性基板上の金属突起をAu・Sn合金で
接合し、絶縁性基板上から金属突起を剥離せし
め、リード端子に転写させる。次いで、半導体素
子の電極端子(アルミ)とリード端子の金属突起
とを位置合せし、ツールで加圧、加熱せしめ、
Au・Al合金で金属突起と半導体素子の電極端子
とを接合するものである。 A transfer bump method (Japanese Unexamined Patent Publication No. 152147/1984) has been proposed as one means for joining lead terminals of a film carrier to electrode terminals of a semiconductor element. In this transfer bump method, Au metal protrusions (bumps) are formed on the insulating substrate at positions corresponding to the electrodes of the semiconductor element, and then the metal protrusions and the Sn-plated lead terminals of the film carrier are aligned. The metal protrusions on the insulating substrate are bonded to the lead terminals using the Au-Sn alloy by applying pressure and heating with a tool, and the metal protrusions are peeled off from the insulating substrate and transferred to the lead terminals. Next, the electrode terminals (aluminum) of the semiconductor element and the metal protrusions of the lead terminals are aligned, and a tool is used to apply pressure and heat.
The metal protrusion and the electrode terminal of the semiconductor element are bonded using an Au/Al alloy.
従来、転写バンプ方式のフイルムキヤリヤのリ
ードは第1図に示す構成であつた。すなわち、長
尺の樹脂フイルム1には半導体素子2と樹脂フイ
ルム1から延在したリード端子3とを接合するた
めに開孔部4が形成されている。樹脂フイルム1
から延在したリード端子3は、開孔部4の領域に
おいて、同一の巾を有するものであつた(第1図
a)。この場合、リード端子3に基板上に形成し
た金属突起を位置合せし転写する際に、リード端
子3に金属突起との位置合せ時の所定位置を示す
キーがないために、延在したリード端子のどの領
域に金属突起を転写、接合すべきかが不明確とな
るものである。 Conventionally, the lead of a transfer bump type film carrier has been constructed as shown in FIG. That is, apertures 4 are formed in the long resin film 1 in order to bond the semiconductor element 2 and the lead terminals 3 extending from the resin film 1. resin film 1
The lead terminals 3 extending from the opening had the same width in the area of the opening 4 (FIG. 1a). In this case, when aligning and transferring the metal protrusions formed on the board to the lead terminals 3, the extended lead terminals This makes it unclear in which region of the throat the metal protrusion should be transferred and bonded.
リード端子3の巾が金属突起5の巾よりも大き
いと、半導体素子2の電極6とリード端子3に転
写した金属突起5とを位置合せする際に、第1図
bの如く、金属突起5がリード端子3にかくれて
しまうために、位置合せが著じるしく困難とな
り、位置合せずれによる接合強度の低下をまねく
ものである。また、仮にリード端子3の巾が金属
突起5の巾よりも小さいと、リード端子3の延在
方向と直角方向の位置合せは、金属突起5がリー
ド端子3からはみだすので割合容易ではあるが、
延在方向の位置合せは困難となり、樹脂フイルム
1と半導体素子2との距離Aが上下、左右方向で
異なつてしまい(第1図c)、樹脂フイルムに機
械的応力・熱的応力が作用した場合にリード端子
3の長さが異なるために、リード端子3が受ける
応力も、上下、左右方向で不均等になり、リード
端子3の破断をまねくものであつた。また、距離
Aの異いは、金属突起と半導体素子の電極6との
接合時にリード端子からの熱の逃げが不均等であ
るからボンデイングツールの温度分布に不均性を
もたらし、これもまた接合強度の低下をもたらす
ものであつた。これは第1図bの構成でも同一で
ある。 If the width of the lead terminal 3 is larger than the width of the metal protrusion 5, when aligning the electrode 6 of the semiconductor element 2 and the metal protrusion 5 transferred to the lead terminal 3, as shown in FIG. Since it is hidden behind the lead terminal 3, alignment becomes extremely difficult, leading to a decrease in bonding strength due to misalignment. Furthermore, if the width of the lead terminal 3 is smaller than the width of the metal protrusion 5, alignment in the direction perpendicular to the extending direction of the lead terminal 3 is relatively easy because the metal protrusion 5 protrudes from the lead terminal 3;
It became difficult to align the resin film 1 in the extending direction, and the distance A between the resin film 1 and the semiconductor element 2 became different in the vertical and horizontal directions (Fig. 1 c), and mechanical stress and thermal stress were applied to the resin film. In this case, since the lengths of the lead terminals 3 are different, the stress applied to the lead terminals 3 is also uneven in the vertical and horizontal directions, leading to breakage of the lead terminals 3. Furthermore, the difference in distance A causes unevenness in the heat dissipation from the lead terminal when bonding the metal protrusion and the electrode 6 of the semiconductor element, resulting in nonuniformity in the temperature distribution of the bonding tool. This resulted in a decrease in strength. This also applies to the configuration shown in FIG. 1b.
発明の目的
本発明はこのような従来の問題に鑑み、位置合
せが著じるしく容易で、接合強度の高い半導体装
置の製造方法を提供することを目的とする。OBJECTS OF THE INVENTION In view of these conventional problems, it is an object of the present invention to provide a method for manufacturing a semiconductor device in which alignment is extremely easy and bonding strength is high.
発明の構成
本発明は、金属突起を転写する領域でかつ半導
体素子の電極に相対応する領域のフイルムリード
の巾を、他の領域に比べて小さくし、これにより
転写バンプ方式により半導体素子を実装する際、
フイルムリードと金属突起および半導体素子の電
極との位置合せを著じるしく容易とし、接合強度
の高い半導体装置の製造を可能とするものであ
る。Structure of the Invention The present invention makes the width of the film lead in the area where the metal protrusion is transferred and corresponds to the electrode of the semiconductor element smaller than that in other areas, thereby mounting the semiconductor element by the transfer bump method. When doing,
This greatly facilitates the alignment of the film lead, the metal protrusion, and the electrode of the semiconductor element, making it possible to manufacture a semiconductor device with high bonding strength.
実施例の説明
第2図は本発明の構成の1実施例であるフイル
ムリードの形状を示したものである。DESCRIPTION OF EMBODIMENTS FIG. 2 shows the shape of a film lead that is an embodiment of the structure of the present invention.
樹脂フイルム1から延在したフイルムリード3
の先端部分11は金属突起を転写する領域でかつ
半導体素子の電極に相対応する領域であり、この
部分11の巾Bは延在したフイルムリード3の巾
Aよりも、小さく形成されているものである(第
1図a)。またフイルムリードの先端部分11の
長さCは少なくとも、半導体素子の電極の一辺の
長さに相対応した関係を有するとともに、金属突
起13のフイルムリードの延在方向の長さDに相
対応する寸法を有するものである。例えば、半導
体素子の電極の一辺の長さと同一寸法かもしくは
短かめである。一方、金属突起13に対しても同
一であつて、基板12上に形成した金属突起13
のフイルムリードの延在方向の寸法Dと同一寸法
かもしくは短かめである(第1図b,c)。また
前記先端部11の巾Bは金属突起13の巾よりも
小さい。 Film lead 3 extending from resin film 1
The tip portion 11 is a region where the metal protrusion is transferred and corresponds to the electrode of the semiconductor element, and the width B of this portion 11 is formed smaller than the width A of the extended film lead 3. (Figure 1a). Further, the length C of the tip portion 11 of the film lead corresponds at least to the length of one side of the electrode of the semiconductor element, and also corresponds to the length D of the metal protrusion 13 in the extending direction of the film lead. It has dimensions. For example, the length is the same as the length of one side of the electrode of the semiconductor element, or it is shorter. On the other hand, the same applies to the metal protrusion 13, and the metal protrusion 13 formed on the substrate 12
It is the same size or shorter than the dimension D in the extending direction of the film lead (FIGS. 1b and 1c). Further, the width B of the tip portion 11 is smaller than the width of the metal protrusion 13.
この様な構成において、金属突起とフイルムリ
ードとを位置合せする際、フイルムリードの先端
部11に金属突起13が入るようにすれば良い。
この時、先端部11は、他の領域よりも巾が小さ
くかつその長さCが金属突起13の寸法Dと同じ
かもしくは小さ目であるから、著じるしく容易に
位置合せができ、従来発生していた位置合せの不
良およびこれによる接合強度の不安定さをまねく
ことがない。 In such a configuration, when aligning the metal protrusion and the film lead, it is sufficient that the metal protrusion 13 enters the tip 11 of the film lead.
At this time, since the tip portion 11 is smaller in width than the other regions and its length C is the same as or smaller than the dimension D of the metal protrusion 13, it can be aligned extremely easily, and This eliminates the possibility of poor alignment and instability of bonding strength due to this.
次に第2の実施例のフイルムリードの構成につ
いて第3図で説明する。フイルムリード3の先端
部11′の長さC′は、金属突起13の巾D′(第2図
c)よりも短かく構成されている。この様な構成
においては、例えばフイルムリード3が巾せまく
なる境界14を、丁度、金属突起13の中心部領
域になる寸法にC′を設計すれば、金属突起とフイ
ルムリードとの位置合せにおいて、フイルムリー
ドの境界14が金属突起13の中心にくる様に位
置合せをすれば良いから、位置合せが著じるしく
容易であり、かつ確実になるものである。 Next, the structure of the film lead of the second embodiment will be explained with reference to FIG. The length C' of the tip 11' of the film lead 3 is shorter than the width D' of the metal protrusion 13 (FIG. 2c). In such a configuration, for example, if the boundary 14 where the film lead 3 is narrowed is designed to have a dimension C' that corresponds to the central area of the metal protrusion 13, the alignment between the metal protrusion and the film lead can be made as follows. Since it is sufficient to align the film lead so that the boundary 14 is at the center of the metal protrusion 13, alignment is extremely easy and reliable.
次に第4図をもちいて、本発明の全体の工程の
実施例を説明する。 Next, an embodiment of the entire process of the present invention will be described using FIG.
樹脂フイルム1から延在したフイルムリード3
はCu箔をエツチング処理してビーム状に形成さ
れ、かつSnメツキを0.4μmの厚さに有するもので
ある。一方、金属突起13を形成するための基板
12は、ガラス、セラミツク等の絶縁性基板上に
Pt、Pd、ITO等の金属膜または導電性の金属酸
化膜が形成され、この上にさらに、半導体素子の
電極に相対応する領域のみを開孔したメツキ用マ
スクパターンを有するSiO2、Si3N4、ポリイミド
膜等の絶縁膜が形成されており、前記開孔部に金
属突起13が電解メツキ法で形成される(第4図
a)。 Film lead 3 extending from resin film 1
is formed into a beam shape by etching Cu foil, and is plated with Sn to a thickness of 0.4 μm. On the other hand, the substrate 12 for forming the metal protrusions 13 is an insulating substrate made of glass, ceramic, etc.
A metal film such as Pt, Pd, ITO, etc. or a conductive metal oxide film is formed, and on top of this, a plating mask pattern is formed in which holes are formed only in regions corresponding to the electrodes of the semiconductor element. SiO 2 , Si 3 An insulating film such as N 4 or polyimide film is formed, and metal protrusions 13 are formed in the openings by electrolytic plating (FIG. 4a).
次に、フイルムリード20の巾広の領域と金属
突起13とを位置合せ、ボンデイングツール30
で加熱加圧せしめ、フイルムリードの先端部の巾
広の領域に、金属突起13をAu・Snの合金で転
写・接合し、前記基板12より、金属突起13を
剥離するものである(第4図b)。 Next, the wide area of the film lead 20 and the metal protrusion 13 are aligned, and the bonding tool 30 is
The metal protrusions 13 are transferred and bonded to the wide area of the tip of the film lead using an alloy of Au and Sn, and the metal protrusions 13 are peeled off from the substrate 12 (fourth step). Figure b).
次にフイルムリード3に転写・接合された金属
突起13を半導体素子2の電極6に位置合せする
わけであるが、この場合、フイルムリード3の巾
広の領域と電極とを位置合せするのみで良い(第
4図c)。位置合せが終了した段階で、金属突起
13は、確実に半導体素子2の電極6上の領域内
に位置合せされ存在するものである。この状態で
ボンデイングツール31で加圧・加熱すれば、金
属突起はAu・Alの合金で接合され、第4図dの
状態を得るものである。 Next, the metal protrusions 13 transferred and bonded to the film lead 3 are aligned with the electrodes 6 of the semiconductor element 2. In this case, it is only necessary to align the wide area of the film lead 3 and the electrode. Good (Figure 4c). When the alignment is completed, the metal protrusion 13 is reliably aligned and present within the region on the electrode 6 of the semiconductor element 2. In this state, if pressure and heat are applied using the bonding tool 31, the metal protrusions are bonded with the Au-Al alloy, resulting in the state shown in FIG. 4d.
発明の効果
延在したフイルムリードの金属突起を転写す
る領域のみにおいて巾が狭く形成されているか
ら、前記金属突起をフイルムリードに位置合せ
する際、巾狭く形成した領域に前記金属突起を
位置合せすれば良いから、著じるしく位置合せ
が容易となり、この工程での所要時間を短縮で
きる。Effects of the Invention Since the width of the extended film lead is narrow only in the area where the metal protrusion is transferred, when aligning the metal protrusion with the film lead, the metal protrusion is aligned in the narrow area. This greatly facilitates positioning and reduces the time required for this step.
また、金属突起と巾狭くなつているフイルム
リードの先端領域を基準に位置合せを行なつて
いるので従来例で説明した第1図bまたはcの
寸法Aが上下、左右方向で変化し、フイルムリ
ードの強度を低下さすことがないので信頼性の
高い半導体装置を得ることができる。 In addition, since alignment is performed based on the metal protrusion and the narrower end region of the film lead, the dimension A in FIG. Since the strength of the leads is not reduced, a highly reliable semiconductor device can be obtained.
さらにまた、位置合せが容易でかつ確実に実
施できるので、金属突起とフイルムリードの位
置合せづれが発生しない。このため著じるしく
接合強度が安定した信頼性の高い半導体装置を
得ることができる。 Furthermore, since alignment is easy and can be carried out reliably, misalignment between the metal protrusion and the film lead does not occur. Therefore, a highly reliable semiconductor device with significantly stable bonding strength can be obtained.
第1図aは従来のフイルムリードの概略平面
図、第1図b,cはリードと金属突起および半導
体素子の電極との位置合せ状態を示す概略平面
図、第2図a,bは本発明のフイルムリードと金
属突起との位置合せ状態を示す平面図、第2図c
は同位置合せ状態の断面図、第3図は本発明の他
の実施例のフイルムリードの概略平面図、第4図
a〜dは本発明を用いた転写バンプ方式の工程を
示す断面図である。
3……フイルムリード、2……半導体素子、6
……電極、11……先端領域、12……基板、1
3……金属突起。
FIG. 1a is a schematic plan view of a conventional film lead, FIGS. 1b and c are schematic plan views showing the alignment of the lead, metal protrusion, and electrode of a semiconductor element, and FIGS. 2a and b are in accordance with the present invention. A plan view showing the alignment state of the film lead and the metal protrusion, Fig. 2c
3 is a schematic plan view of a film lead according to another embodiment of the present invention, and FIGS. 4 a to 4 d are sectional views showing the process of the transfer bump method using the present invention. be. 3...Film lead, 2...Semiconductor element, 6
... Electrode, 11 ... Tip region, 12 ... Substrate, 1
3...Metal protrusion.
Claims (1)
金属突起を転写する領域でかつ半導体素子の電極
に相対応する第1の領域の巾を、他の第2の領域
の巾より小さくかつ前記金属突起の巾よりも小さ
く形成し、前記第1の領域に基板上の前記金属突
起を転写・接合したのち、前記金属突起を前記半
導体素子の電極に接合することを特徴とする半導
体装置の製造方法。1. The width of the first region, which is the region where the metal protrusion of the film lead extending from the resin film is transferred and corresponds to the electrode of the semiconductor element, is smaller than the width of the other second region and the width of the metal protrusion. A method for manufacturing a semiconductor device, characterized in that the metal protrusion on the substrate is formed smaller than the first region, and the metal protrusion on the substrate is transferred and bonded to the first region, and then the metal protrusion is bonded to the electrode of the semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (en) | 1983-12-19 | 1983-12-19 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (en) | 1983-12-19 | 1983-12-19 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130147A JPS60130147A (en) | 1985-07-11 |
| JPH0221653B2 true JPH0221653B2 (en) | 1990-05-15 |
Family
ID=17039848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239103A Granted JPS60130147A (en) | 1983-12-19 | 1983-12-19 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130147A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619054U (en) * | 1979-07-20 | 1981-02-19 | ||
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1983
- 1983-12-19 JP JP58239103A patent/JPS60130147A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130147A (en) | 1985-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008665B1 (en) | Manufacturing Method of Semiconductor Device | |
| US4784972A (en) | Method of joining beam leads with projections to device electrodes | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JPH08279591A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0239097B2 (en) | ||
| JPS61214444A (en) | Semiconductor device | |
| JPS59194460A (en) | Semiconductor device | |
| JPH10214919A (en) | Manufacturing method of multi-chip module | |
| JPH0221653B2 (en) | ||
| JPH05235091A (en) | Film carrier semiconductor device | |
| JPH01286430A (en) | Mounting method for semiconductor chip | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| US6204164B1 (en) | Method of making electrical connections to integrated circuit | |
| JPH0410635A (en) | Flip chip package mounting | |
| JP3258564B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0158865B2 (en) | ||
| JPH0982752A (en) | Semiconductor device | |
| JP2870251B2 (en) | Manufacturing method of multi-chip module | |
| JPH0719797B2 (en) | Semiconductor device mounting tool | |
| KR0138843B1 (en) | Method for interconnection of optical device | |
| JPS5835952A (en) | Semiconductor integrated circuit device | |
| JPS6290939A (en) | Semiconductor device | |
| JPH0297042A (en) | Substrate for electronic component mounting use | |
| JPH06177206A (en) | Semiconductor device | |
| JPH0444252A (en) | Wiring board |