JPH02183378A

JPH02183378A - ビデオイメージング方法ならびに装置

Info

Publication number: JPH02183378A
Application number: JP1297806A
Authority: JP
Inventors: James Kapcio; ジェイムス　カプシオ; Frederick C Mailey; フレデリック　シー．メイリー; Joseph Y Pai; ジョセフ　ワイ．パイ; Michael J Petrillo; マイケル　ジェイ．ピトリッロ
Original assignee: Picker International Inc
Current assignee: Philips Nuclear Medicine Inc
Priority date: 1988-11-25
Filing date: 1989-11-17
Publication date: 1990-07-17
Anticipated expiration: 2014-08-03
Also published as: EP0370654B1; EP0370654A2; EP0370654A3; JP2929299B2; US4980828A; DE68922187D1; DE68922187T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】イ、産業上の利用分野この発明はビデオイメージング方法および装置に関し、
よυ詳細には、シネビデオ画像の形成に関する。

この発明は種々のコンピュータ断層撮影（ｃＴ）の医用
イメージングに特に利用され、そして特にそれに関連し
て説明する。しかし、この発明は核磁気共鳴等のよりな
よシ広い応用例もあることが理解されるであろう。

ロ、従来の技術非侵入的医用イメージングは、貴重な患者情報が得られ
る非常に有用な、かつ評判のよい手段である。現在、そ
のような画像はコンピュータ断層撮影、核磁器共鳴（Ｍ
）Ｌ）、シンチレーションカメラ、超音波、あるいはそ
の他同種のものによって得られる。

そのような画像は通常、ブラウン管（ｃＲＴ）のような
ビデオ表示端末装置（ＶＤＴ）によって表示される。そ
のようなビデオ画像を形成する情報は、一般に、ディジ
タル形式で等連呼用し記憶装置（ＲＡＭ）Ｋ記憶される
。ＲＡＭは記憶場所を特定するアドレスを介して質問さ
れる。この記憶場所は映像の小要素すなわち「画素」を
指示する情報を記憶する。そのような画素の長方形アレ
ーによってビデオ画像を与える。ＣＲＴを表示用に使用
する場合、ビデオ画像を記憶するメモリは順次アクセス
され、そしてラスク画素クロックおよび制御信号と同期
して、アナログに変換され、走査デイスプレィを発生す
るだめの複合信号を与える。

ビデオメモリに許容速度で十分な情報を与える能力は、
画像複雑度が増加につれてよシ困難になる。より複雑な
画像にはよシ多くの画素あるいはより多くの色が含まれ
、従ってより多くの記憶場所に急速にアクセスする必要
がある。

これは１連の個々の画像を、シネイメージングとして周
知のもめにおいて、ＣＲＴ上に順次表示しようとする場
合、なお複雑である。

シネイメージングは、１連の関連生理学的画像が順次観
察され得る手段のための備えとなっている。これは、あ
る時間期間にわたって被検者への変化についての貴重な
情報を、技術者に提供する。

以前のシネイメージングは、デイスプレィの画素複雑性
と順次シネ７レームが表示され得る「シャッタ」速度と
の組合わせによって限定されていた。シネ画像が、感知
できるフリッカなしに表示され得る高解像度を、装置が
備えることができれば望ましい。

ハ１作用本発明は、上述の問題のすべておよびその他を克服する
新規、改良シネイメージング装置、そして高解像度、高
速りフレッシュシネイメージング装置を提供することで
ある。

本発明によれば、被検者の少なくとも横断面領域に沿っ
て物理的特徴を表わす画像データを発生するスキャナ手
段と、画像データをディジタル化するディジタイザ手段
と、ディジタル化画像データをデータバスを備える画像
処理装置に通信する手段と、装置メモリであって、ディ
ジタル化画像データを記憶し、そしてデータバスに選択
的にアクセスし、それによって蓄積されたディジタル化
画像データの非同時読取りと書込みのうちの１２）を実
行するように適応された主メモリ手段および、ディジタ
ル化画像データを記憶し、そしてデータバスに選択的に
アクセスし、それによって蓄積されたデータの同時と非
同時のデータバスへの読取りと書込みのうちの１２）を
実行するように適応されたビデオメモリ手段を含む前記
装置メモリと、およびビデオメモリ手段に蓄積されたデ
ィジタル化画像データを関連するビデオ表示端末装置に
通信する手段、とを備えるビデオイメージング装置が提
供されている。

この発明はまた、被検者の少なくとも横断面領域に沿っ
て物理的特徴を表わす画像データを発生する段階と、デ
ィジタル化画像データを画像処理装置に通信する段階と
、主メモリ部分とビデオメモリ部分を含む装置メモリに
ディジタル化画像データを記憶する段階と、主メモリ部
分に蓄積されたディジタル化画像データに、それによっ
て蓄積されたディジタル化画像データの非同時読取シお
よび書込みのうちの１２）を実行することによって、選
択的にアクセスする段階と、およびビデオメモリ部分に
おけるディジタル化画像データに、それによって蓄積さ
れたデータの同時および非同時の読取りと書込みのうち
の１２）を実行することによって、選択的にアクセスす
る段階と、およびビデオメモリ部分に蓄積されたディジ
タル化画像データを関連するビデオ表示端末装置に通信
する段階、とから成るビデオイメージング方法も提供し
ている。

本発明の１利点は、設備価格の低い、高解像度医用画像
を発生する装置を備えていることである。

本発明の別の利点は、１連のシネ画像が高解像度で表示
され得る装置を備えていることである。

本発明の別の利点は、１連の高解像度シネ画像が人目に
付く７リツカあるいはステッピングなしに発生される装
置を備えていることである。

その他の利点は以下の明細を読んで理解することで当業
者には明らかになるであろう。

二、実施例次に、添付の図面を参照して、本発明によるイメージン
グ方法ならびに装置の１例について説明する。

第１図では、画像処理装置Ｂとデータ通信を行なう医用
イメージング装置Ａが示される。イメージング装置Ａは
、ディジタル化画像データを出力するように適応された
コンピュータ断層スキャナとして示される。しかし、こ
のイメージング装置は、ディジタル化画像データの発生
に適したいずれの医用撮像装置を備え得ることが理解さ
れるであろう。

画像処理装置Ｂには、バス１２によって、装置メモリに
データ通信を行なう画素処理装置１０が含まれている。

この良好な実施態様では、画素処理装置１０は２５　Ｍ
Ｈｚで運転するモトローラ６８（３２０マイクロプロセ
ツサから成る。しかし、他の各種の処理装置も画素処理
機能に適応し得ることが理解されるであろう。

装置メモリにはダイナミックＲＡＭ　（Ｄ　：Ｂ、ＡＭ
　）１４およびビデオＲＡＭ（ＶＲＡＭ）　１６が含ま
れている。ＶＲＡＭは、２重ボートアクセス（同時読取
りと書込み）の性能を備える２重ポートメモリである。

従って、撮像装置Ａ１画素処理装置１０、ＤＲＡＭメモ
リ１４、およびＶ　１（ＡＭメモリ１６間のデータの伝
送はバス１２を介して発生する。画像処理装置Ｂの成分
の全動作は、当業者によって明らかなように、装置クロ
ック（図示されてない）によって同期される。

あるいはまた、データ伝送は画素処理装置１０を介して
、あるいは直接メモリアクセス（ＤＭＡ）制御装置を介
して直接に行なわれる。画素処理装置１０を利用するデ
ータ伝送は３ステップ動作で行なわれねばならない。例
えば、ＤＨ，ＡＭメモリ１４からのデータはバス１２を
介して画素処理装置１０に読取られる。次のクロックサ
イクルにおいて、データは画素処理装置１０からＶＲＡ
Ｍ１６に読取られる。ＤＭＡモードにおいて、メモリは
、例、ｔば、ＤＲＡＭＩ　４　トＶＲＡＭ１６間の１サ
イクルで伝送することができる。しかし、そのようなり
ＭＡ伝送は独立制御を必要とする。

これは連鎖ＤＭＡ制御装置２２によって与えられる。

この良好な実施例において、ＶＲＡＭは７６８Ｋ（７６
８，４３２）バイトのメモリにゎたシ、各バイトは名画
素を形成する１１ビツトから成る。このメモリ構成によ
って画像の記憶を可能にする。

ＶＲＡＭ１６は物理的に７６８×５１２画素を含む。表
示領域は６４０Ｘ５１２画素である。画像寸法は横５１
２×縦５１２画素で、各画素２１４カラーの１２）を割
当てられている。しかし、名種の画像寸法あるいは、解
像度および配色のような画像複雑性を与えるために、他
の記憶容量を使用できることは当業者には明らかであろ
う。

連鎖ＤＭＡ制御装置２２はＤＢ、ＡＭ１４またはＶＲＡ
Ｍ１６における記憶場所の選択的直線または非直線アド
レスのための備えとなっている。

ＤＭＡ制御装置２２の機能は以下で詳細に述べる。

ＶＲＡＭ１６からの出力はディジタル／アナログ変換１
（ＤＡＣ）２４に１１込’Ｊｔする。ＤＡＣ２４（７）
アナログ出力２６はＣＲＴ　（図示されていない）のよ
うな関連するビデオ表示端末装置に通信される。

次に第１図を参照しながら第２図および第３図について
、連鎖ＤＭＡ制御装置２２を詳細に説明する。この良好
な実施態様では、メモリ１４゜１６のアドレスは３２ビ
ツトから成る。ＤＭＡ制御装置２２へのアドレス指定は
、直線アドレス発生器３０を介して直線的に、あるいは
連鎖アドレス発生器３２を介して連鎖アドレスとして形
成される。直線アドレス発生器３ｏは記憶アドレス場所
の標準直線順次チェーンを発生する。

このアドレスは単一３２ビツト出力３６として与えられ
る。直線アドレスストリングの開始と終了のパラメータ
は、画素処理装置１ｏのような中央処理装置（ｃＰＵ）
とのインタフェースを介して設定することができる。

連鎖アドレス発生器３２は、直線アドレス発生器３０と
同様に、３２ビツトから成るアドレス部分を発生する。

説明のために、連鎖アドレス発生器３２からの３２ピツ
トアドレス出力は、１２ビツト列（カラム）アドレス部
分４ｏと２゜ビット行（ロー）アドレス部分４２に分け
られている。「行」および１列」の呼称は対応するＶＤ
Ｔ出力の映像化を容易にするために利用される。実際に
は、単一６２ピツトアドレスが使用される。列アドレス
はアドレスの最下位１２ビツトから成シ、一方、行アド
レス部分はその最上位２０ピツトから成る。

連鎖アドレス発生器３２は、直線アドレス発生器３０と
同様に、ＣＰＵプログラム可能である。

連鎖アドレス発生器３２への追加入力はライン終端カウ
ンタ４４によって与えられ、このカウンタはそれへのラ
イン終端信号ＥＯＬを与える。

ライン終端カウンタ４４は同様にＣＰＵプログラム可能
である。ライン終端カウンタ４４と連鎖アドレス発生器
３２の相対的相互作用は以下で詳細に説明する。直線ア
ドレス発生・器３０、連鎖アドレス３２、およびライン
終端カウンタ４４はすべて、５０で示される装置データ
クロックに同期している。

第２図および特に第３図では、連鎖アドレス発生器３２
およびライン終端アドレスカウンタ４４の機能を説明す
る。第３図は記憶アドレス空間５４を図で示しており、
それには列アドレス区域ａおよび行アドレス区域すが含
まれる。

任意記憶場所５６は（ａｉ、ｂｉ）の形式の独自の行／
列アドレスによって画定される。列ａｉは列アドレス部
分４０によって指示され、一方、行アドレスｂｉは行ア
ドレス部分４２によって指示される。この良好な実施態
様では、記憶アドレス空間５４はアドレス０からアドレ
ス１，０４８，５７５’ｔでアドレス可能な２メガバイ
トと画定される。列アドレス区域ａは、各々４にのバン
クにおける２１２アドレスと画定される。従って、各行
の区域は（４，０９６ｎ）−１、但しｎは行数である。

１行あたシのこれらの４にの列アドレスは、列アドレス
部分４０からの２１２ビツトによって定められる。

Ｖ　ＲＡＭ空間６０は記憶アドレス空間５４の１部分と
してマツプされている。ＶＲＡＭ空間６０は記憶アドレ
ス空間５４の１部分にわたってマツプされ、残シ部分５
８は拡張のために予約される。ＶＲＡＭ空間６Ｑは、デ
ィジタル／アナログ変換器２４（第１図）に、次いで関
連するビデオ表示端末装置に通信しようとする出力を定
める。ＶＲＡＭ空間６０の区域は存在するＶ　ＲＡＭに
よってのみ限定される。上述のように、この良好な実施
態様では、これには７６８にの全ＶＲＡＭメモリが含ま
れる。

Ｖ）（、ＡＭ６０はイメージング装置Ａ（第１図）から
得たデータを記憶している。ＶＢ、ＡＭ６０の内容は順
次ボールされてビデオ出力を形成し、このビデオ出力は
関連するビデオ表示端末装置に通信される。ＶＲＡＭポ
ーリングは開始点６４、列区域Ｃ１および全伝送サイズ
によって定められ、このサイズは下記の関係によって行
区域ｄを推定する。

画像発生のために利用できるＶ　ＲＡＭの全記憶領域は
、ａｘｂによって指示される。この量は選択されたビデ
オ表示装置の幾何学的特徴によって限定される。

第３図および特に第２図において、開始点６４を表わす
行と列のアドレスは全バイトカウントｃＸｄと共に、連
鎖アドレス発生器３２にロードされる。ＶＲＡＭ列区域
列区域イン終端カウンタ４４に前以てプログラムされて
いる。

連鎖アドレス発生器は、データクロック５０によって指
示された速度で、開始点６４０列から列アドレス部分４
０を順次増分する。ライン終端カウンタ４４は同様にそ
の列レジスタをデータクロック５０と同期して増分し、
そのような各増分の後それを、そこでのＶＲＡＭ列区域
列区域以てプログラムされた値と比較する。この区域が
達成されると、カウンタ４４はライン終端信号ＥＯＬを
発生し、そしてそれを連鎖アドレス発生器３２に通信す
る。ＥＯＬ信号の受信後、連鎖アドレス発生器はその行
アドレス数を、開始点６４によって指示された列アドレ
スで、次の行に増分する。これは全バイトカラン）ｄが
達成されるまで続き、その後、処理装置は終了し、そし
て画素処理装置１０が制御に加わる。

このようにして、いずれの大きさの長方形画像でも直接
、ＶＲＡＭ空間６０に書込むことができる。

画像データのＶＲＡＭ１６へのＤＭＡ書込みと同時に、
データはまた、表示のためにＤＡＣ２４によって通信さ
れる。

Ｖ　ＲＡＭは、そこに蓄積されたデータの同時読取りと
書込みが可能な手段を提供することが理解されるであろ
う。Ｖ　Ｂ、ＡＭメモリのそのような同時アドレスおよ
びアクセスによって順次シネ画像が形成される手段を与
えている。高速、非直線、ＤＭＡ制御装置によって、高
価なＶ　ＲＡＭメモリを有効に利用する手段、および高
解像度、フリッカのない、シネ画像を表示する備えを与
えている。ＶＲＡＭはそこに蓄積された画像データがそ
れを更新するのと同時に表示できる手段を与えている。

これによって伝送効果を増加する。このことは、連鎖Ｄ
ＭＡと組合わされて、非順次式表示への高速アクセスに
対する備えとなっている。

良好な実施態様についてこの発明を説明してきたが、こ
の明細書を理解することによって、種々の変更がなされ
得ることが明らかになるであろう。そのような変更例の
すべては、添付の特許請求の範囲内にある限９本発明に
含まれるものと考えられる。

【図面の簡単な説明】

第１図はこの装置のブロック図、第２図は第１図の連鎖ＤＭＡ制御装置のブロック図、お
よび第３図はこの装置によって与えられる非直線アドレス指
定を示すメモリマツプである。図中、Ａはイメージング装置、Ｂは画像処理装置、１０
は画素処理装置、１４はダイナミックランダムアクセス
メモリ（ＤＲＡＭ）、１６はビデオランダムアクセスメ
モリ（ＶＲＡＭ）、２２は連鎖ＤＭＡ制御装置、そして
２４はディジタル／アナログ変換器（ＤＡＣ）をそれぞ
れ示す。

Claims

【特許請求の範囲】

（１）ビデオイメージング装置であつて、被検者の少な
くとも横断面領域に沿つて物理的特徴を表わす画像デー
タを発生するスキャナ手段（Ａ）と、その画像データを
ディジタル化するディジタイザ手段（Ａ）と、ディジタ
ル化画像データを、データバス（１２）を備える画像処
理装置に通信する手段と、装置メモリであつて、ディジ
タル化画像データを記憶し、そしてデータバス（１２）
に選択的にアクセスしてそれによつて蓄積されたディジ
タル化画像データの非同時読取りと書込みの１つを実行
するように適応された主メモリ手段（１４）および、デ
ィジタル化データを記憶し、そしてデータバス（１２）
に選択的にアクセスしてそれによつて蓄積されたデータ
バス（１２）への同時および非同時読取りと書込みの１
つを実行するよう適応されたビデオメモリ手段（１６）
とを含む前記装置メモリと、およびビデオメモリ手段に
蓄積されたディジタル化画像データを関連するビデオ表
示端末装置に通信する手段（２４）、とを備えているこ
とを特徴とする前記ビデオイメージング装置。
（２）請求項（１）記載の装置において、主メモリ手段
（１４）は主メモリアドレスデータに従つてそれによつ
て蓄積されたディジタル化画像データに選択的にアクセ
スする手段を含み、ビデオメモリ手段（１６）は、主メ
モリアドレスデータとは独自に定められたビデオメモリ
アドレスデータに従つてそれによつて蓄積されたディジ
タル化画像データに選択的にアクセスする手段を含んで
おり、そしてこの装置はなお、主メモリアドレスデータ
とビデオメモリアドレスデータを含むアドレスデータを
発生するアドレス発生手段（１０、２２）と、アドレス
発生手段（１０、２２）によつて発生されたアドレスデ
ータを主メモリ手段（１４）とビデオメモリ手段（１６
）のうちの少なくとも１つに通信する手段とを含んでい
ることを特徴とする前記ビデオイメージング装置。
（３）請求項（２）記載の装置において、アドレス発生
手段（１０、２２）は画素処理装置（１０）を含んでい
ることを特徴とする前記ビデオイメージング装置。
（４）請求項（２）または請求項（３）記載の装置にお
いて、アドレス発生手段（１０、２２）は主およびビデ
オメモリ手段（１４、１６）へのアクセスを制御する直
接メモリアクセス（ＤＭＡ）制御手段（２２）を含んで
いることを特徴とする前記ビデオイメージング装置。
（５）請求項（４）記載の装置において、ＤＭＡ制御手
段（２２）には、その内容がビデオ表示端末装置に通信
されるべきメモリ領域を画定する選択された順次サイク
ルのアドレスデータを発生する手段（３０または３２）
が含まれていることを特徴とする前記ビデオイメージン
グ装置。
（６）請求項（５）記載の装置において、アドレス発生
手段（１０、２２）には行アドレス部分（４２）と列ア
ドレス部分（４０）に従つてアドレスデータを発生する
手段（３２）を含み、そしてＤＭＡ制御器（２２）はな
お、選択された順次サイクルのアドレスデータの行と列
開始アドレス（６４）と、列アドレス区域（ｃ）と、全
伝送区域のうちの少なくとも１つに従つてその選択され
た順次サイクルのアドレスデータを定める手段を含んで
いることを特徴とする前記ビデオイメージング装置。
（７）請求項（６）記載の装置において、ＤＭＡ制御器
（２２）はなお、行と列開始アドレス（６４）によつて
指示された列アドレス部分から列アドレス部分（４０）
を増分する手段と、列アドレス部分（４０）が列アドレ
ス区域（ｃ）を達成する場合、行アドレス部分（４２）
を増分する手段と、行アドレス部分が行アドレス区域（
ｄ）を達成する場合、行と列開始アドレス（６４）から
選択された順次サイクルを再開する手段、とを備えてい
ることを特徴とする前記ビデオイメージング装置。
（８）ビデオイメージング方法であつて、被検者の少な
くとも横断面領域に沿つて物理的特徴を表わす画像デー
タを発生する段階と、ディジタル化画像データを画像処
理装置（Ｂ）に通信する段階と、主メモリ部分（１４）
とビデオメモリ部分（１６）を含む装置メモリにディジ
タル化画像データを記憶する段階と、主メモリ部分（１
４）に蓄積されたディジタル化画像データに、それによ
つて蓄積されたディジタル化画像データの非同時読取り
と書込みのうちの１つを実行することによつて選択的に
アクセスする段階と、ビデオメモリ部分（１６）におけ
るディジタル化画像データに、それによつて蓄積された
データの同時と非同時の読取りと書込みの１つを実行す
ることによつて、選択的にアクセスする段階と、そして
ビデオメモリ部分（１６）に蓄積されたディジタル化画
像データを関連するビデオ表示端末装置に通信する段階
、とから成ることを特徴とする前記ビデオイメージング
方法。
（９）請求項（８）記載の方法であつてなお、装置メモ
リ（１４、１６）の内容に選択的にアクセスするために
、主メモリアドレスデータとビデオメモリアドレスデー
タを含むアドレスデータを発生する段階と、主メモリア
ドレスデータとは独自に定められたビデオメモリアドレ
スデータに従つてディジタル化画像データに選択的にア
クセスする段階と、および主メモリ部分（１４）とビデ
オメモリ部分（１６）の少なくとも１つにアドレスを通
信する段階、とから成ることを特徴とする前記ビデオイ
メージング方法。
（１０）請求項（９）記載の方法であつてなお、主メモ
リ部分（１４）およびビデオメモリ部分（１６）のうち
の少なくとも１つへの順次アクセスを制御する段階から
成ることを特徴とする前記ビデオイメージング方法。
（１１）請求項（１０）記載の方法であつてなお、その
内容がビデオ表示端末装置に通信されるべきメモリ（５
４）の領域（６０）を画定する、選択された非直線順次
サイクルのアドレスデータを発生する段階から成ること
を特徴とする前記ビデオイメージング方法。
（１２）請求項（１１）記載の方法であつてなお、行ア
ドレス部分（４２）と列アドレス部分（４０）に従つて
アドレスデータを発生する段階と、選択された順次サイ
クルのアドレスデータの行と列開始アドレス（６４）と
、列アドレス区域（ｃ）と、全伝送区域のうちの少なく
とも１つに従つて選択された順次サイクルのアドレスデ
ータを定める段階、とから成ることを特徴とする前記ビ
デオイメージング方法。
（１３）請求項（１２）記載の方法であつてなお、行と
列開始アドレス（６４）によつて指示された列アドレス
部分から列アドレス部分（４０）を増分する段階と、列
アドレス部分（４０）が列アドレス区域（ｃ）を達成す
る場合、行アドレスを増分する段階と、および行アドレ
ス部分が行アドレス区域（ｄ）を達成する場合、行と列
開始アドレス（６４）から選択された順次サイクルを再
開する段階、とから成ることを特徴とする前記ビデオイ
メージング方法。
（１４）請求項（１）記載の装置において、前記主およ
びビデオメモリ手段は共にランダムにアドレス可能であ
り、そして画像処理装置（１０）には順次に装置メモリ
にアクセスするアドレスデータを発生する直接メモリア
クセス制御器手段（２２）が含まれていることを特徴と
する前記ビデオイメージング装置。
（１５）請求項（１４）記載の装置において、直接メモ
リアクセス制御器手段（２２）には装置メモリの選択さ
れた領域（６０）の行区域（ｄ）を表わす行区域データ
および列区域（ｃ）を表わす列区域データを記憶するた
めの手段と、装置メモリの選択された領域（６０）の開
始行と開始列（６４）を表わす開始点データを記憶する
手段とが含まれていることを特徴とする前記ビデオイメ
ージング装置。
（１６）請求項（１５）記載の装置であつてなお、直接
メモリアクセス制御器手段（２２）によつて発生された
アドレスを増分する増分手段を備えていることを特徴と
する前記ビデオイメージング装置。
（１７）請求項（１６）記載の装置であつてなお、行区
域データ、列区域データ、および開始点データのうちの
少なくとも１つに従つて増分手段を選択的に変更する手
段を備えていることを特徴とする前記ビデオイメージン
グ装置。
（１８）請求項（１７）記載の装置において、装置メモ
リの選択領域（６０）の行区域（ｄ）と列区域（ｃ）は
ＣＲＴのラスタスキャンの行と列に対応することを特徴
とする前記ビデオイメージング装置。
（１９）請求項（１８）記載の装置であつてなお、行区
域データ、列区域データ、および開始点データのうちの
少なくとも１つを変更し、それによつて装置メモリの選
択領域の区域は再画定されることを特徴とする前記ビデ
オイメージング装置。
（２０）請求項（１）から請求項（７）までおよび請求
項（１４）から請求項（１９）までのいずれか１項記載
の装置において、走査手段（Ａ）にはコンピュータ断層
スキャナおよび核磁気共鳴撮像装置のうちの少なくとも
１つが含まれていることを特徴とする前記ビデオイメー
ジング装置。