JPH02170454A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH02170454A JPH02170454A JP63324381A JP32438188A JPH02170454A JP H02170454 A JPH02170454 A JP H02170454A JP 63324381 A JP63324381 A JP 63324381A JP 32438188 A JP32438188 A JP 32438188A JP H02170454 A JPH02170454 A JP H02170454A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- lead frame
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 abstract description 27
- 229920005989 resin Polymers 0.000 abstract description 27
- 238000005476 soldering Methods 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 abstract 1
- 238000004080 punching Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、主に樹脂封止型の半導体装置の外部リード付
は組立に使用されるリードフレームに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates primarily to a lead frame used for assembly of resin-sealed semiconductor devices with external leads.
（従来の技術）
樹脂封止型の半導体装置の組立には、金属製のリードフ
レームが用いられている。かかるリードフレームは、薄
い金属盤をプレスで打ち抜いたり、エツチングによって
形成されるものである。(Prior Art) A metal lead frame is used to assemble a resin-sealed semiconductor device. Such a lead frame is formed by punching a thin metal plate with a press or by etching.
第３図は、従来のリードフレーム（２）を示している。FIG. 3 shows a conventional lead frame (2).
（２０）はダイパッドであって、ここに半導体チップ（
２１）が装着される。(20) is a die pad, and here is a semiconductor chip (
21) is attached.
（２２）はダイパッド（２０）を支持するダイパッドサ
ポート、（２３）はダイパッド（２０）周縁に対向する
ように設けられたインナーリード、（２４）は矩形状に
形成されたダムバーであって、これらダイパッドサポー
ト（２２）とインナーリード（２３）を連繋すると共に
、後述するようにリードフレームに樹脂モールドを施す
際に樹脂の流出をせき止めるものである。(22) is a die pad support that supports the die pad (20), (23) is an inner lead provided to face the periphery of the die pad (20), and (24) is a dam bar formed in a rectangular shape. It connects the die pad support (22) and the inner lead (23), and also prevents resin from flowing out when resin molding is applied to the lead frame as described later.
以上のようなリードフレーム（２）を用いて樹脂封止型
の半導体装置を組立るには、先ず、ダイパッド（２０）
上に半導体チップ（２１）を装着すると共に、半導体チ
ップ（２１）の各ｔｉとそれに対応するインナーリード
（２３）とをワイヤ（２５）で接続し、その後、ダムバ
ー（２４）の内側領域を樹脂（２６）でモールドし半導
体チップ（２１）を完全に覆う。In order to assemble a resin-sealed semiconductor device using the lead frame (2) as described above, first, the die pad (20) is assembled.
A semiconductor chip (21) is mounted on top, each ti of the semiconductor chip (21) and its corresponding inner lead (23) are connected with a wire (25), and then the inner area of the dam bar (24) is covered with resin. (26) to completely cover the semiconductor chip (21).
そして、ダムバー（２４）を切断除去することにより、
いわゆるフラットリード型の半導体素子を得ることがで
きる。Then, by cutting and removing the dam bar (24),
A so-called flat lead type semiconductor element can be obtained.
また、樹脂（２６）モールドの外側に突出したアウター
リード（２７）を折曲することにより、インライン型の
半導体素子を得ることができる。Furthermore, by bending the outer leads (27) that protrude to the outside of the resin (26) mold, an in-line type semiconductor element can be obtained.
以上のようにして得られた半導体素子は、プリント基盤
などに挿入されたり、プリント基盤の表面に面実装され
たりする。The semiconductor element obtained as described above is inserted into a printed circuit board or the like, or is surface mounted on the surface of the printed circuit board.
近年、半導体素子のパッケージ形態が小型化、薄型化、
多ビン化へと移行しつつあり、才な、実装面積を小さく
するために面実装パッケージが増加しつつある。In recent years, the packaging format of semiconductor devices has become smaller, thinner,
There is a shift towards multi-bin packaging, and surface mount packages are increasing in order to reduce the mounting area.
しかし、半導体素子の面実装を半田付で行うと樹脂（２
６）のパッケージにクラックが発生する恐れがある。However, when surface-mounting semiconductor elements by soldering, resin (2
6) There is a risk of cracks occurring in the package.
即ち、第４図（ａ）のように、半導体素子の面実装をす
るに際して、アウターリード（２７）とプリント基盤（
３０）のｔｌｚ（３１）とを半田付（３２）で接合する
と、半田付されるときの高熱がアウターリード（２７）
を伝わって伝導し、樹脂（２６）のパッケージ内におい
て水蒸気等の気泡（２８）が発生する［第４図（ｂ）参
照］。That is, as shown in FIG. 4(a), when surface mounting a semiconductor element, the outer lead (27) and the printed board (
When connecting tlz (31) of 30) with soldering (32), the high heat generated during soldering will cause the outer lead (27)
, and bubbles (28) of water vapor or the like are generated within the resin (26) package [see FIG. 4(b)].
そして、かかる気泡（２８）に引き続いて、第４図（Ｃ
）のように、ダイパッド（２０）と樹脂（２６）の内面
との剥離が進むと共に、樹脂（２６）のパッケージが膨
らみ、遂には、その変形に要する応力によってパッケー
ジにクラック（２９）を生じさせる［第４図（ｄ）参照
］。Then, following such bubbles (28), FIG.
), as the peeling between the die pad (20) and the inner surface of the resin (26) progresses, the resin (26) package swells, and the stress required for the deformation eventually causes the package to crack (29). [See Figure 4(d)].
そこで、以上のような半導体素子の面実装を半田付で行
う際のパッケージクラックを防止するものとして、第５
図に示すように、ダイパッド（２０）全面に点在させて
円孔を穿設したり、或はダイパッド（２０）下面にデイ
ンプルと呼ばれる凹凸を形成したり、５ｎ−Ｎｉ鍍金を
施したりして、樹脂（２６）とダイパッド（２０）との
密着性の向上を図り、気泡（２８）の発生を防ぐ手段が
提案されている。Therefore, in order to prevent package cracks when surface mounting semiconductor elements as described above by soldering, the fifth method is proposed.
As shown in the figure, circular holes are formed scattered over the entire surface of the die pad (20), or irregularities called dimples are formed on the bottom surface of the die pad (20), or 5n-Ni plating is applied. , a means has been proposed to improve the adhesion between the resin (26) and the die pad (20) and to prevent the generation of air bubbles (28).
（発明が解決しようとする課題）
しかるに、以上のような提案がなされても、第４図のよ
うにダイパッドの中央部分に円孔を穿設すると、半導体
チップのグイパッド装着時に使用するエポキシペースト
などがこの円孔から流れ落ちるので、ワイヤボンディン
グする際にワイヤボンダーを汚し、作業性を妨げるとい
う問題がある。(Problem to be Solved by the Invention) However, even with the above proposals, if a circular hole is drilled in the center of the die pad as shown in Figure 4, the epoxy paste used when attaching the die pad to the semiconductor chip will be removed. flows down from this circular hole, which contaminates the wire bonder during wire bonding and impedes work efficiency.
また、ダイパッド下面にデインプルを形成したり、５ｎ
−Ｎｉ鍍金を施しなりしただけではクラックの発生を充
分に防げない。In addition, dimples are formed on the bottom surface of the die pad, and 5n
-Ni plating alone cannot sufficiently prevent the occurrence of cracks.
従って、本発明の目的は、以上の技術的課題を解決し、
半導体素子を面実装する際に発生する恐れのあるパッケ
ージクラックを効果的に防ぐことが可能なリードフレー
ムを提供することにある。Therefore, the purpose of the present invention is to solve the above technical problems,
An object of the present invention is to provide a lead frame that can effectively prevent package cracks that may occur when surface-mounting semiconductor elements.
（課題を解決するための手段）
以上の技術的を解決するために、ダイパッド周縁を半導
体チップより大きく延設すると共に、その延設した部分
に多数の抜き孔を穿設するようにしてリードフレームを
構成した。(Means for Solving the Problems) In order to solve the above technical problems, the die pad periphery is extended larger than the semiconductor chip, and a large number of holes are drilled in the extended portion to form a lead frame. was configured.
（作用）
本発明のリードフレームを用いて半導体素子を作成すれ
ば、モールドされた樹脂がダイパッド周縁の延設部に穿
設された多数の抜き孔内に入り込み、ダイパッドを介し
て上下に樹脂のパッケージが接続されるため、その上下
同士が互いに支持し合って樹脂パッケージ内面とダイパ
ッドとの密着性が向上する。従って、本発明のリードフ
レームを用いて組み立てた半導体素子を半田付で面実装
してもパッケージクラックを防ぐことができる。(Function) When a semiconductor device is manufactured using the lead frame of the present invention, the molded resin enters into the numerous punch holes drilled in the extended portion of the die pad periphery, and the resin flows upward and downward through the die pad. Since the packages are connected, their upper and lower sides support each other, improving the adhesion between the inner surface of the resin package and the die pad. Therefore, even if a semiconductor element assembled using the lead frame of the present invention is surface-mounted by soldering, package cracks can be prevented.
しかも、抜き孔は半導体チップより外側の延設部分に穿
設されたものであるから、半導体チップのグイパッド装
着時に使用するエポキシペーストなどがこの抜き孔から
流れ落ちることがなく、ワイヤボンディングする際にワ
イヤボンダーを汚したりして、作業性を妨げるといった
間離がない。Moreover, since the punching hole is drilled in the extended portion outside the semiconductor chip, the epoxy paste used when attaching the semiconductor chip to the guide pad will not flow through the punching hole, and the wire There is no possibility of contaminating the bonder and hindering work efficiency.
（実施例） 以下、図面を基にして本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail based on the drawings.
近年、リードフレームは多ピン化の傾向にある。In recent years, there has been a tendency for lead frames to have more pins.
そして、インナーリードの先端幅はワイヤーボンディン
グの作業性及び信頼性の面から、最低でも８０μ−程度
をＩｉ１保する必要がある。また、インナーリード先端
同士の間隔は加工能力の点から、例えば、最低でも１０
０μｍ必要とする。From the viewpoint of wire bonding workability and reliability, the width of the tip of the inner lead must be kept at least about 80 μ-Ii1. In addition, the distance between the tips of the inner leads should be at least 10 mm from the viewpoint of processing ability, for example.
0 μm is required.
従って、多ピン化するに従い、グイパッド周縁とインナ
ーリード先端の間隙は必然的に広くなる。Therefore, as the number of pins increases, the gap between the periphery of the pad and the tip of the inner lead inevitably becomes wider.
そこで、本発明ではこの広くなっている間隙を有効に利
用して、ダイパッド周縁を半導体チップより大きく延設
すると共に、その延設したグイパッド周縁部に多数の抜
き孔を穿設するようにしてリードフレームを構成したも
のである。Therefore, in the present invention, by making effective use of this wide gap, the peripheral edge of the die pad is extended larger than the semiconductor chip, and a large number of holes are drilled in the peripheral edge of the extended die pad to lead the leads. It consists of a frame.
第１図は、本発明にかかるリードフレーム（１）を示し
ている。FIG. 1 shows a lead frame (1) according to the present invention.
リードフレーム（１）は、銅合金、４２７０イなどの金
属からなり、厚さ０．１５ｍｍ程度の金属板を打ち抜き
加工したり、エツチング加工することによって作られる
ものである。The lead frame (1) is made of metal such as copper alloy or 4270I, and is made by punching or etching a metal plate approximately 0.15 mm thick.
（１０）はダイパッドであって、ここに半導体チップ（
１１）が装着される。(10) is a die pad, and here is a semiconductor chip (
11) is installed.
ダイパッド（ｌＯ）の周縁には半導体チップ（１１）よ
りも大きく形成された延設部（ｔｏ’）がある。At the periphery of the die pad (lO), there is an extended portion (to') formed larger than the semiconductor chip (11).
また、この延設部（１０’）には、多数の抜き孔（１２
）・・・が穿設されている。In addition, this extension part (10') has a large number of punch holes (12').
)... are drilled.
その他の点については、先に第３図に於て説明したもの
と同じであり、（１３）はダイパッド（１０）を支持す
るダイパッドサポート、（１４）はダイパッド（１０）
周縁に対向するように設けられたインナーリード、（１
５）は矩形状に形成されたダムバーであって、このダム
バー（１５）でこれらダイパッドサポート（１３）とイ
ンナーリード（１４）を連繋すると共に、リードフレー
ムの樹脂モールドを施す際に樹脂の流出をせき止める。The other points are the same as those explained earlier in FIG.
Inner lead provided to face the periphery, (1
5) is a dam bar formed in a rectangular shape, and this dam bar (15) connects the die pad support (13) and the inner lead (14), and also prevents resin from flowing out when resin molding the lead frame. Stop it.
第２図は、本発明にかかるリードフレーム（１）を用い
て、ダイパッド（１０）上に半導体チップ（１１）を装
着すると共に、半導体チップ（１１）の各電極とそれに
対応するインナーリード（１４）とをワイヤ（１６）で
接続し、その後、樹脂（１７）でモールドし半導体チッ
プ（１１）を完全に覆うようにして作成した半導体素子
を示している。FIG. 2 shows a semiconductor chip (11) mounted on a die pad (10) using a lead frame (1) according to the present invention, and also shows each electrode of the semiconductor chip (11) and its corresponding inner lead (14). ) are connected with wires (16), and then molded with resin (17) to completely cover the semiconductor chip (11).
以上のものによれば、モールドされた樹脂（１７）がダ
イパッド（１０）周縁の延設部（１０’）に穿設された
多数の抜き孔（１２）内に入り込み、ダイバ・ソド（１
０）の上下を介して樹脂（１７）のパッケージが接続さ
れるため、その上下同士が互いに支持し合って樹脂（１
７）パッケージ内面とダイパッド（１０）の密着性が向
上する。従って、本発明のリードフレーム（１）を用い
て組み立てた半導体素子を半田付で面実装しても、気泡
の発生がなく、パッケージクラックを防止できる。According to the above, the molded resin (17) enters into the numerous punch holes (12) drilled in the extended portion (10') at the peripheral edge of the die pad (10), and
Since the resin (17) package is connected through the upper and lower sides of the resin (17), the upper and lower sides support each other and the resin (17)
7) Adhesion between the inner surface of the package and the die pad (10) is improved. Therefore, even if a semiconductor element assembled using the lead frame (1) of the present invention is surface-mounted by soldering, no air bubbles are generated and package cracks can be prevented.
また、抜き孔（１２）は半導体チップ（１１）より外側
の延設部（ｌ Ｏ’）に穿設されているから、半導体チ
ップ（１１）をダイパッド（１０）に装着する時に使用
されるエポキシペーストなどがこの抜き孔（１２）から
流れ落ちることがない。In addition, since the punch hole (12) is formed in the extended portion (L O') outside the semiconductor chip (11), the epoxy used when mounting the semiconductor chip (11) on the die pad (10) Paste etc. will not flow down from this hole (12).
なお、本発明リードフレーム（１）において、ダイパッ
ド（１０）下面にデインプルを形成したり、５ｎ−Ｎｉ
鍍金を施したりすると、樹脂（１７）とダイパッド（１
０）との密着性を更に向上させることができ、気泡の発
生、更にはパッケージクラックの発生をより確実に防ぐ
ことができる。In the lead frame (1) of the present invention, dimples are formed on the lower surface of the die pad (10), 5n-Ni
When plating is applied, the resin (17) and die pad (1
0), and the generation of bubbles and package cracks can be more reliably prevented.
（発明の効果）
以上何れにしても本発明によれば、樹脂モールドの際、
リードフレームのグイパッド下面と樹脂パッケージとの
密着性が増し、面実装の半田付けの際、クラックの発生
しない、信頼性の高いパッケージを得ることができる。(Effect of the invention) In any case, according to the present invention, during resin molding,
The adhesiveness between the lower surface of the lead frame pad and the resin package is increased, and a highly reliable package that does not generate cracks during surface mount soldering can be obtained.
第１図は本発明にかかるリードフレームの平面図、
第２図は第１図のリードフレームで構成された半導体素
子の縦断面図、
第３図は従来のリードフレームの平面図、第４図は第３
図のリードフレームで構成された半導体素子の縦断面図
、
第５図は従来のリードフレームの部分平面図を表す。
■・・・リードフレーム
ｌＯ・・・ダイパッド
１０’・・・延設部
１１・・・半導体チップ
１２・・・インナーリード
３・・・ダイバッドサボー
４・・・インナーリード
５・・・ダムバー
６・・・ワイヤ
７・・・樹脂
トFIG. 1 is a plan view of a lead frame according to the present invention, FIG. 2 is a vertical cross-sectional view of a semiconductor element configured with the lead frame of FIG. 1, FIG. 3 is a plan view of a conventional lead frame, and FIG. is the third
FIG. 5 is a longitudinal cross-sectional view of a semiconductor element constructed with the lead frame shown in FIG. 5, and FIG. 5 is a partial plan view of a conventional lead frame. ■...Lead frame lO...Die pad 10'...Extension portion 11...Semiconductor chip 12...Inner lead 3...Die pad sabot 4...Inner lead 5...Dam bar 6 ...Wire 7...Resin
Claims (1)
設部に多数の抜き孔を穿設したリードフレームA lead frame in which the periphery of the die pad extends larger than the semiconductor chip and has many punch holes in the extended area.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324381A JPH02170454A (en) | 1988-12-22 | 1988-12-22 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63324381A JPH02170454A (en) | 1988-12-22 | 1988-12-22 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170454A true JPH02170454A (en) | 1990-07-02 |
Family
ID=18165157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63324381A Pending JPH02170454A (en) | 1988-12-22 | 1988-12-22 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170454A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324667A (en) * | 1991-04-24 | 1992-11-13 | Mitsui High Tec Inc | Lead frame and its manufacture |
| US6326243B1 (en) | 1995-08-15 | 2001-12-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin |
| JP2008300587A (en) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
-
1988
- 1988-12-22 JP JP63324381A patent/JPH02170454A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04324667A (en) * | 1991-04-24 | 1992-11-13 | Mitsui High Tec Inc | Lead frame and its manufacture |
| US6326243B1 (en) | 1995-08-15 | 2001-12-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin |
| JP2008300587A (en) * | 2007-05-31 | 2008-12-11 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790500B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| KR100369393B1 (en) | Lead frame and semiconductor package using it and its manufacturing method | |
| US8236612B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| JP4917112B2 (en) | Semiconductor device | |
| JP4095827B2 (en) | Semiconductor device | |
| US8502360B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and resin sealing type electronic device | |
| JP2005057067A (en) | Semiconductor device and manufacturing method thereof | |
| TW201423917A (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| JP3046024B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| KR20000048011A (en) | A semiconductor device | |
| US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| KR20040037575A (en) | Micro leadless package having oblique etching line | |
| JP2000307049A (en) | Lead frame, resin-sealed-type semiconductor device using lead frame, and its manufacturing method | |
| US20200091060A1 (en) | Semiconductor device | |
| JPH02170454A (en) | Lead frame | |
| JPH11121680A (en) | Lead frame and semiconductor device | |
| CN113410201A (en) | Semiconductor device, lead frame and method for manufacturing semiconductor device | |
| JP2002076234A (en) | Resin-sealed semiconductor device | |
| JP4031005B2 (en) | Manufacturing method of semiconductor device | |
| JP2017108191A (en) | Semiconductor device | |
| JPH11330343A (en) | Resin-sealed semiconductor device | |
| JP2002164496A (en) | Semiconductor device and manufacturing method thereof | |
| JP2002026192A (en) | Lead frame | |
| JPH04254363A (en) | Lead frame and semiconductor integrated circuit device using the same | |
| JP3013611B2 (en) | Method for manufacturing semiconductor device |