JPH0216588B2 - - Google Patents

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明はコンピユータ回路のパツケージ・イン
ダクタンスによつて生じるスイツチング・ノイズ
を減少させる技術に関する。特に、本発明は、半
導体チツプの固有パツケージ・インダクタンスに
よつて生じる自己誘導スイツチング・ノイズ
（ΔIノイズ）を除去するドライバ回路に関する。

〔本発明の背景〕

コンピユータ回路の性能を高めるパツケージン
グ技術では、固有パツケージ・インダクタンスに
よつて生じる自己誘導スイツチング・ノイズを減
少させることが重要になつている。このノイズは
一般に、ΔIノイズとして知られている。今日の
複数チツプを有するモジユール（MCM）技術に
は色々な制約があるので、自由に改良できる余地
はほとんどない。第１図から、チツプにおける通
常のノイズの発生を考えることができる。この図
は、MCM内の２つの接続されたチツプ１及び２
を示している。第１図は、チツプ１がトランジス
タ１２を含むドライバ１３を備えていることを、
そして、チツプ２が成端抵抗１４を含むレシーバ
１５を備えていることを各々示している。モジユ
ール３は、２つのチツプを相互接続する信号線４
や他の信号線を含む。各チツプ位置の下に設けら
れた２つの電力用のピン５が、基板６における大
きな減結合キヤパシタ７及び８によつて結合され
る。

動作については、チツプ１のドライバがオンに
切換るとき、即ち、トランジスタの出力が高レベ
ルのとき、基板６におけるVC配線９が接地電位
（以下GNDとする）の配線１０に対して正の場合
に、電流が信号線４を通つて成端抵抗の方へ流れ
る。この電流は、ピン５を経て、モジユール３か
ら基板６のGND配線１０へ流れる。第１図は次
のことを示している。即ち、電流の１部分はチツ
プ１の方へ戻され、一方残りの部分は、基板６の
方へ流れ、減結合キヤパシタ８によつて、チツプ
２のVC配線９へ戻される。このことは、第１図
の右側部分において矢印で示されている。

VC配線９を流れる電流がチツプ１に達すると
ドライバを流れることにより電流ループが終了す
る。GND配線１０を流れる電流は、チツプ１の
下の基板６へ流れて、電流ループが終了する前に
VC配線９に接続されたピン５を介して戻らなけ
ればならないことに注意すべきだ。このことが第
１図の左側下部において矢印で示されている。キ
ヤパシタ７の電流がキヤパシタ８の電流と一緒に
なると、基板６には、ドライバの全電流が流れる
ことになる。たとえ基板のキヤパシタが相互接続
されても、特性インピーダンスを制御するため
に、戻る電流は基板の両配線を流れなければなら
ないことに注意すべきだ。

第１図に示されているように、ドライバの全て
の電流は電流ループを終了するために基板中を流
れなければならない。従つて、実効パツケージ・
インダクタンスは、モジユール内接続を用いたシ
ステムにおいてさえも、比較的大きい。第１図に
示された電流路では、チツプ１のVC配線９で負
のΔIノイズ成分が生じ、チツプ２のGND配線で
正のΔIノイズ成分が生じる。これらのノイズ成
分がチツプの電力供給において存在すると、それ
らは正常な線に伝わつて、正常なレシーバのスイ
ツチ動作を誤らせたり、チツプの論理ゲート動作
を乱したりすることになる。

従つて、システムのノイズ感受率を下げるには
実効パツケージ・インダクタンスの大きさを小さ
くできることが、重要である。このように小さく
できると、ノイズ成分の大きさも対応して小さく
なる。

ノイズ電流が第１図のように流れるなら、実効
パツケージ・インダクタンスを減少させる１つの
技術としては、基板に方へ流すかわりに、モジユ
ールの上面近くで高周波のノイズ電流循環をさせ
ることである。このような電流の流れは、ほとん
どモジユール及び基板のインダクタンスを迂回即
ちバイパスすることになるであろう。これを達成
するための１つの可能な技術は、モジユールの上
面に減結合キヤパシタを導入することである。し
かしながら、公知技術の制限内では、この解決方
法を、実用化されているMCM技術に用いること
は現在のところできない。過大な表面領域によつ
てそれらの導入を断念しなければならなくなるの
で利用できる減結合キヤパシタは、現在のMCM
技術には適合しない。このために、MCMに設け
られるチツプ及び回路の数を減少することにな
り、その全体的な性能や経済性の利点を、かなり
減じることになる。さらに、キヤパシタとチツプ
との間に低インダクタンス路を提供するために、
MCMの上面には、さらに電力用の配線が付加さ
れなければならなくなり、モジユールの製造をさ
らにより複雑且つ高価にすることになる。

それ故に、現在のチツプに関する技術を駆使し
て実際にオン・チツプの減結合キヤパシタを提供
することを考えなければならない。

先行技術では、チツプ中の正及び負のノイズ・
パルスを抑制するための種々の技術が知られてい
る。ノイズ抑制回路は、米国特許第3816762号及
び第3898482号に一般的に示されている。また、
回路をクランプする集積回路は、米国特許第
3188499号等に示されている。先行技術には、モ
ジユールの上面近くで高周波のノイズ電流循環を
別に行なうことにより、実効パツケージ・インダ
クタンスを減少させるような考えはなかつた。先
行技術は、ノイズの発生を少なくしてノイズ成分
自体を除去しようとするよりもむしろ発生したノ
イズを小さくしてノイズを抑制するような回路で
ある。

〔本発明の概要〕

本発明の目的は、ドライバ・トランジスタにオ
ン・チツプのインピーダンス特性で電力供給して
モジユール電流のループがオン・チツプとなるよ
うにすることである。

本発明の実施によつて、モジユールの上面近く
を流れることになるノイズ電流について低インピ
ーダンス路を定めることができ、また、大部分の
パツケージ・インダクタンスをバイパスすること
ができる。さらに、MCM構成部分におけるΔIノ
イズを減少することになるオン・チツプの回路を
設けることができる。

本発明では、まず、ドライバ・トランジスタに
オン・チツプのインピーダンス特性で電力供給す
ることが定められる。これによつて、モジユール
電流のループはオン・チツプとなる。

これは、ドライバ回路手段、抵抗体及びPN接
合ダイオードを使用して行なわれる。抵抗体及び
１以上のダイオードが、ダイオードを順方向にバ
イアスするように直列に接続される。ドライバ・
トランジスタのコレクタは抵抗体とダイオードの
接続点に接続される。順方向バイアスされた接合
ダイオードは、順方向バイアス電流の関数として
陽極・陰極間のキヤパシタンスを確立する。この
キヤパシタンスによつて、過渡電流が、VC及び
GNDの両電力供給とドライバ・トランジスタの
コレクタとの間に流れる。この回路は、また、高
レベルの入力信号と低レベルの入力信号とでドラ
イバ・トランジスタに必要なVC電流が異なるこ
とにより生じる低周波のノイズを減少する、分路
電流調整器としても働らく。

もし、この回路がVCのチツプ・リードとGND
のチツプ・リードとの間に設けられて、ドライ
バ・トランジスタのコレクタに接続されるなら、
ドライバのスイツチ動作によつてノイズが発生す
るときに、ノイズ電流がモジユールの上面近くを
流れる低インピーダンス路が提供される。これに
より、パツケージ・インダクタンスの大部分を効
果的にバイパスすることができ、ΔIノイズを有
効に減少することができる。その上、ノイズ電流
路の形成は、もはや、VCとGNDとの平行なピン
によるのではなくて各チツプについて行なわれる
ので、これにより、さらに実効パツケージ・イン
ダクタンスを減少することができる。

〔本発明の実施例〕

第２図は第１図に対応させて、ダイオード１１
を設けた本発明の実施例を示したものである。

第３図は第１図のような通常のドライバについ
ての回路図を示す。

第４図に本発明によるバイパス・エミツタ・フ
オロワのドライバ回路（以下BEFドライバ回路
とする）を概略的にする。このBEFドライバ回
路は、次のようなドライバ・トランジスタＴ１を
含む。即ち、このトランジスタＴ１は、コレクタ
がノードＡでダイオードTS１のアノードと電流
制限抵抗RCとに接続され、エミツタがノードＣ
でオフ・チツプの信号線SL１に接続され、ベー
スが入力INに接続されているものである。入力
INに印加される入力信号は、トランジスタＴ１
についての適切な入力信号を提供するように設計
された他のデジタル回路から出力される。

ダイオードTS１及びTS２は、第４図に示され
ているように直列に接続されている。ダイオード
TS２の陰極は、モジユールのGNDに接続されて
いる。ダイオードTS１及びTS２は、好ましく
は、順方向電流の関数としてかなりのキヤパシタ
ンスを提供するような、トランジスタのベース・
コレクタ接合であるとよい。

電流制限抵抗RCは、チツプのVC（VC_Cと図示）
とノードＡとの間に接続されている。これは、ダ
イオードTS１及びTS２への電流量を制限するこ
とになる。

誘導子Ｌ１は、チツプのVCを基板のVC（VC_B
と図示）に接続し、一方誘導子Ｌ２は、チツプの
GNDを基板のGND（GND_Bと図示）に接続する。
これら２つの誘導子は、基板のVC及びGNDの供
給における実効配線インダクタンスである。抵抗
RTは、ノードＢとチツプのGNDとの間に接続さ
れている。これは、ノードＣ即ちドライバ・トラ
ンジスタＴ１のエミツタとノードＢとの間に接続
された信号線SL１についての成端抵抗である。
抵抗RTは、他のチツプに位置する。

さて、第４図に示されたドライバを付勢する回
路動作について説明する。最初、ドライバ・トラ
ンジスタＴ１のベースにおける入力信号は低レベ
ルである。それで、トランジスタＴ１のコレクタ
電流は小さく、成端抵抗RTには少量の電流しか
供給されない。ダイオードTS１及びTS２が順方
向にバイアスされ、ノードＡの電圧をチツプの
GNDよりも順方向バイアス・ダイオードの２降
下電圧分上にクランプする。ダイオードTS１及
びTS２を流れる電流は、抵抗RCとダイオード
TS１及びTS２についてのダイオード特性と、直
列接続された抵抗RC、ダイオードTS１及びTS
２の間の電圧と、成端抵抗RTに必要なドライ
バ・トランジスタＴ１による少量の電流と、によ
つて定まる。抵抗RCを流れる電流は、トランジ
スタＴ１のコレクタ電流とダイオードTS１及び
TS２のバイアス電流との合計であることに注意
すべきである。

半導体分野の当業者には周知であるが、ダイオ
ードには、２つのタイプのキヤパシタが存在す
る。一つは、一般的に空乏キヤパシタンスと呼ば
れるもので、これは、PNダイオード接合におけ
る電荷の空乏によつて生じるものである。空乏キ
ヤパシタンスは、もつぱら逆バイアス条件下で生
じる。もう一つは、拡散キヤパシタンス又は電荷
蓄積キヤパシタンスと呼ばれるもので、電流が変
化したときに電荷蓄積効果のために電圧が遅れる
ことにより生じる。拡散キヤパシタンスは、もつ
ぱら順方向バイアス条件下で生じ、接合を流れる
電流の指数関数である。

ダイオードTS１及びTS２は順方向にバイアス
されるので、もつばら拡散キヤパシタンスが生じ
る。ダイオードTS１及びTS２は、ベース・コレ
クタ接合が好ましいが、しかし、ベース・エミツ
タ接合又はベース・エミツタ接合に直列なベー
ス・コレクタ接合であつてもよい。

ドライバ・トランジスタＴ１への入力が高レベ
ルになると、ノードＣ及びＢは、高レベルにな
る。これは、トランジスタＴ１が成端抵抗RTへ
供給すべき電流を増加させ、抵抗RCを流れる電
流を増加させる。これは、ノードＡの電圧を下げ
る。ノードＡの電流が下がると、ダイオードTS
１及びTS２は、２つの重要な機能を提供する。
第１の機能は、ノードＡの電圧が下がると、ダイ
オードの電流・電圧特性によつて、２つのダイオ
ードを流れる電流が減少し、トランジスタＴ１の
方へ電流が切換わることである。前にダイオード
TS１及びTS２を流れていた電流は、もはや、ト
ランジスタＴ１を流れる。ダイオードTS１及び
TS２は、抵抗RCを流れる電流を規定する。しか
し、ノードＡの電圧が下がると、ダイオードTS
１及びTS２が抵抗RCを流れる電流を規定する能
力は下がる。この分路電流規定効果によつて、
VC供給配線及びGND供給配線についてのIR電
圧降下の変化は最小になる。ドライバ（トランジ
スタＴ１のような）は、たまに状態を変えるの
で、ドライバが高レベルから低レベルになる速度
の割には、分路電流規定効果は、低周波のVC供
給及びGND供給の配線におけるIR電圧降下を減
少することになる。

ノードＡの電圧が下つたときの、トランジスタ
接合TS１及びTS２の第２の機能は、バイパス・
キヤパシタンスを提供することである。前に説明
したように、順方向にバイアスされたダイオード
は、その順方向電流の関数として陽極・陰極間の
キヤパシタンスを形成する。このキヤパシタンス
は、電流が増加すると大きくなる。この現象は、
ノードＡに対してキヤパシタをアースするバイパ
スを提供するように回路では用いられる。従つ
て、ノードＡの電圧が下がると、ダイオード接合
のキヤパシタンスは、GNDからのAC電流路を提
供し、抵抗RCを流れる過渡電流を減少する。こ
れは、チツプのGND供給における過渡電流に対
してAC帰路を提供する。

入力における信号が高レベルにあるときには、
トランジスタＴ１は、オフ・チツプ回路にDC電
流を提供している。TS１及びTS２のダイオード
接合は、オフ又は非常に低いレベルにあるので、
回路においては何の機能も提供しない。このDC
状態は、チツプの電力供給に対しては何ら過渡状
態を生じない。

入力信号が高レベルから低レベルになるときに
は、他の過渡状態が存在する。RTの電圧が減少
するので、ドライバ・トランジスタＴ１のコレク
タ電流は減少する。抵抗RCを流れる電流の減少
によつて、ノードＡの電位は上昇し、ダイオード
TS１及びTS２はオンになる。TS１及びTS２に
ついての順方向バイアスのダイオード特性によつ
て、抵抗RCを流れる電流は維持される。これに
よつて、チツプのVC供給及びチツプのGND供給
についての電流変化は最小にされ、前に説明した
分路電流規定効果が提供される。ダイオードTS
１及びTS２がさらに順方向にバイアスされると、
容量性接合の特性が増加して、VC供給及びGND
供給の両方におけるさらに優れた過渡についての
AC帰路が提供される。これにより、AC過渡電流
がチツプ・レベルに限定されることになり、減結
合のためのモジユールのVC及びGNDの両供給配
線に戻らなければならない過渡電流を最小にでき
る。

第５図は、第３図の改良されていないドライバ
回路の誘導子Ｌ１を流れる電流を、第４図の改
良されたドライバ回路の誘導子Ｌ１を流れる電流
と比較したグラフである。時間０から時間２ま
では、２つの回路の入力は、安定状態にある。ダ
イオードTS１及びTS２が電流を流しているの
で、改良された回路については電流が大きい。ダ
イオードは、順方向にバイアスされ、大きな陽
極・陰極間のキヤパシタンス特性を示す。時間２
で両回路（第３図及び第４図）への入力信号が高
レベルになる。前には説明しなかつたが、第３図
及び第４図の信号線SL１は、VC供給及びGND
供給の過渡電流を増加するような容量特性を増加
するような容量特性を有する。時間４で、改良ま
れなかつた回路は、基板のVC供給（第３図の
VC_B）からの電流が4.4ｍＡ（ΔI）に変化してい
る。これは、チツプのVC供給において、Ｌ１，
ΔI_VC／ΔTに等しい電圧変化を生じる。この変化
の間に、改良された回路は、第４図のダイオード
TS１及びTS２のキヤパシタンスを用いて、
GND供給からの過渡をドライバ・トランジスタ
のコレクタに容量的に結合する。時間４で、改良
された回路は、基板のVC供給（第４図のVC_B）
からの電流が2.3ｍＡ（ΔI）を変化している。これ
は、チツプのVC供給において、Ｌ１・ΔI′_VC／
ΔTに等しい電圧変化を生じる。改良された回路
はより小さなΔIを生じるので、チツプのVC供給
（VC_Cと図示）においては、より小さな電圧変化
を生じることになる。

時間11で、入力信号は、低いレベルになる。両
方の回路とも、必要な電流は減少する。改良され
なかつた回路について電流は、信号線SL１の容
量特性のために、時間12では０ｍＡになる。第３
図の抵抗RTは、信号線SL１のキヤパシタを放電
しなければならない。時間14で、キヤパシタは放
電され、ドライバ・トランジスタＴ１はオンにな
る。時間12でのこの減少変化ΔIは、2.3ｍＡであ
る。改良された回路もまた、その容量特性で信号
線SL１を駆動する。この回路は、時間12でのVC
供給からの電流はより少なくてすむ。この回路は
より少ない電流ですむが、第４図のダイオード
TS１及びTS２は順方向にバイアスされて、前に
説明したように、GND供給への過渡電流を流す
ことになる。この結果、１ｍＡのより小さいΔI
を生じる。

さて、ドライバを付勢しないときの回路動作に
ついて説明する。第６図は、モジユールにマウン
トされた２つの典型的なチツプを示す。チツプ１
及びチツプ２の両方とも、各チツプに入力１０
１，１０２及び１０３を有する幾つかの改良され
たドライバ２０１，２０２及び２０３が設けられ
ている。改良されたドライバは第４図に示された
型のものである。

各チツプのドライバは、入力に入力変化が与え
られるときは付勢され、入力がDCレベルである
ときは付勢されない、即ち滅勢される。

付勢時ドライバの動作については前に説明し
た。滅勢時のドライバは、２つの入力のうちの１
つを有し得る。第４図では、前に説明したとお
り、ドライバ・トランジスタＴ１への高レベル入
力によつて、ノードＡは低レベルになる。ダイオ
ードTS１及びTS２は、順方向にバイアスされる
が、ほとんど電流を流さないので、陽極・陰極間
のキヤパシタンスは比較的小さい。このような状
態では、改良された回路は、付勢時のドライバに
ついて前に説明したこと以外には、VC供給を
GND供給に減結合することにはほとんど影響を
与えない。ドライバ・トランジスタＴ１への入力
が低いときは、ダイオードTS１及びTS２は順方
向にバイアスされ、陽極・陰極間のキヤパシタン
スは大きい。このような状態では、抵抗RC並び
にダイオードTS１及びTS２の直列接続では、
VC供給とGND供給との間の過渡に対して低イン
ピーダンス路を提供する。これらの回路素子は付
勢時のドライバ回路の部分ではないが、それら
は、チツプのVC供給からGND供給への減結合回
路網に含まれ、チツプ・レベルに過渡電流を保つ
のに役立つている。

【図面の簡単な説明】

第１図は、モジユール上の２つのチツプ間にお
ける通常のノイズ電流路を示す概略図である。第
２図は、本発明による、モジユール上の２つのチ
ツプ間におけるノイズ電流路を示す概略図であ
る。第３図は、通常のドライバ回路及び関係する
電力供給配線を示す概略図である。第４図は、本
発明による、ドライバ回路及び関係する電力供給
配線を示す概略図である。第５図は、第３図の回
路と第４図の回路とにパルスを印加したときの
各々のドライバ回路に必要な基板のVC供給から
の電流を比較したグラフである。第６図は、本発
明による、モジユール上の２つのチツプを示す概
略図である。 １１……ダイオード、１２……トランジスタ、
１３……ドライバ、１５……レシーバ。

Claims (1)

1. 【特許請求の範囲】 １ 集積回路パツケージにおいて他の集積回路チ
   ツプ内のレシーバ手段に対して信号線及び基準電
   位線を含む電気的接続手段によつて接続されたオ
   フ・チツプ・ドライバ手段を有する集積回路チツ
   プであつて、 上記オフ・チツプ・ドライバ手段に含まれてい
   て、コレクタと、入力信号を受け取るためのベー
   スと、上記信号線に接続されたエミツタとを有す
   るトランジスタと、 一方の端が上記トランジスタのコレクタに接続
   された抵抗体と、 上記トランジスタのコレクタと上記抵抗体の一
   方の端との間の接続点に接続された第１の端子及
   び上記基準電位線に接続された第２の端子を有す
   る非線形キヤパシタンス手段とを有し、 上記抵抗体の他方の端が第１のパツケージ・イ
   ンダクタンス手段を介して第１の電位点に接続さ
   れ、且つ上記非線形キヤパシタンス手段の第２の
   端子と上記基準電位線との間の接続点が第２のパ
   ツケージ・インダクタンス手段を介して第２の電
   位点に接続されている ことを特徴とする集積回路チツプ。 ２ 上記非線形キヤパシタンス手段がダイオード
   である特許請求の範囲第１項記載の集積回路チツ
   プ。