JPS6030152A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6030152A JPS6030152A JP58138311A JP13831183A JPS6030152A JP S6030152 A JPS6030152 A JP S6030152A JP 58138311 A JP58138311 A JP 58138311A JP 13831183 A JP13831183 A JP 13831183A JP S6030152 A JPS6030152 A JP S6030152A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- integrated circuit
- input
- output buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は集積回路に係シ、特に出力ビン数の多い集積回
路の電源バスの改良に関する。
路の電源バスの改良に関する。
第１図は従来の集積回路の構造を示す図−で、図中１０
１は集積回路チップ１０２を保持するパッケージ、１０
３−Ｊ〜１０３−Ｍは集積回路テップ１０２上に設けた
集積回路のＭ個のｒ−タ入力用／ぐラドである。また１
０４，１０５はそれぞれ集積回路の入力回路および内部
回路、１０６−１〜１０６−Ｎは内部回路１０５のＮ個
の出力信号を増幅し、集積回路チン７ａ１０２の外部へ
出力するＮ個の出力バッファである。
１は集積回路チップ１０２を保持するパッケージ、１０
３−Ｊ〜１０３−Ｍは集積回路テップ１０２上に設けた
集積回路のＭ個のｒ−タ入力用／ぐラドである。また１
０４，１０５はそれぞれ集積回路の入力回路および内部
回路、１０６−１〜１０６−Ｎは内部回路１０５のＮ個
の出力信号を増幅し、集積回路チン７ａ１０２の外部へ
出力するＮ個の出力バッファである。
ＪＯ７−１〜１０７−Ｎは上記Ｎ個の出力バッファ１０
６−Ｊ〜１０６−Ｎの出力を受、けるパッド、１０９，
１１３はそれぞれ接地電位、電源電位供給用のパッドで
パッケージ上のビン１１１．１１５に接続している。１
０８−１〜１０８−Ｎは接地電位を供給する電源線の自
己インダクタンスをあられし、１１２−１〜１１２−Ｎ
は電源電位を供給する電源線の自己インダクタンスをあ
られしている。１１０および１１４はそれぞれパッド１
０９とビン１１ノとの間を接続する導線の自己インダク
タンスおよび・ぐラド１１３とビン１１５との間を接続
する導線の自己インダクタンスである。そしてノ４ッケ
ージ上のビン１１６−１〜１１６−Ｍはそれぞれパッド
１０３−１〜１０３−Ｍに接続し、同様にビン１１７−
１〜１１７−Ｎはそれぞれノぐラド１０７−１〜１０７
−Ｎに接続している。
６−Ｊ〜１０６−Ｎの出力を受、けるパッド、１０９，
１１３はそれぞれ接地電位、電源電位供給用のパッドで
パッケージ上のビン１１１．１１５に接続している。１
０８−１〜１０８−Ｎは接地電位を供給する電源線の自
己インダクタンスをあられし、１１２−１〜１１２−Ｎ
は電源電位を供給する電源線の自己インダクタンスをあ
られしている。１１０および１１４はそれぞれパッド１
０９とビン１１ノとの間を接続する導線の自己インダク
タンスおよび・ぐラド１１３とビン１１５との間を接続
する導線の自己インダクタンスである。そしてノ４ッケ
ージ上のビン１１６−１〜１１６−Ｍはそれぞれパッド
１０３−１〜１０３−Ｍに接続し、同様にビン１１７−
１〜１１７−Ｎはそれぞれノぐラド１０７−１〜１０７
−Ｎに接続している。
まだ入力回路１０４、内部回路１０５〜の電源電位およ
び接地電位の供給は、パッド１１３゜１０９を介して、
あるいは図示しない他のパッドを介して行なう。
び接地電位の供給は、パッド１１３゜１０９を介して、
あるいは図示しない他のパッドを介して行なう。
ところで今、たとえばバッファ１０６−１の出力が接地
電位に対応する°′０″ルベルの状態から電源電位に対
応する”１”レベルの状態へ切換わる場合を考える。と
の場合、ビン１１５からインダクタンス１１４、パッド
１１３、インダクタンス１１２−Ｎ〜１１２−１を介し
、バッファ１０６−１を通シ、さらにノぐラド１０７−
１、ｅ／１１７−１を経て外部出力を“′１″レベルに
駆動するように電流が増加する。逆にＩｔ １７１の出
力状態から０″の出力状態へ切換わる場合は、ビン１１
７−１、パッド１０７−１、バッファ１０６−１を通シ
インタクタンス１０Ｂ−１〜１０Ｂ−Ｎを介しさらにパ
ッド１０９、インダクタンス１１０、ビン１１１の向き
に電流が増加する。
電位に対応する°′０″ルベルの状態から電源電位に対
応する”１”レベルの状態へ切換わる場合を考える。と
の場合、ビン１１５からインダクタンス１１４、パッド
１１３、インダクタンス１１２−Ｎ〜１１２−１を介し
、バッファ１０６−１を通シ、さらにノぐラド１０７−
１、ｅ／１１７−１を経て外部出力を“′１″レベルに
駆動するように電流が増加する。逆にＩｔ １７１の出
力状態から０″の出力状態へ切換わる場合は、ビン１１
７−１、パッド１０７−１、バッファ１０６−１を通シ
インタクタンス１０Ｂ−１〜１０Ｂ−Ｎを介しさらにパ
ッド１０９、インダクタンス１１０、ビン１１１の向き
に電流が増加する。
同様に出力ハッファ１０６−２〜１０６−Ｎの出力レベ
ルの切換においてもその出力・寸ツファへ接地電位ある
いは電源電位を供給する導線内に電流増加を生じる。
ルの切換においてもその出力・寸ツファへ接地電位ある
いは電源電位を供給する導線内に電流増加を生じる。
一般に導体を流れる電流に変化を生じると、次の１）式
で与えられる逆起電力を生じる。
で与えられる逆起電力を生じる。
Ｉ
Ｅ＝−Ｌ −・・・１）
ｔ
ここでＥは逆起電力
Ｉ
■は単位時間あたシの電流変化
りは自己インダクタンスである。
したがって、第１図に示すような集積回路においても電
源線に付随する自己インダクタンス１１２−１〜１１２
−Ｎ、１０Ｂ−１〜１０Ｂ−Ｎ。
源線に付随する自己インダクタンス１１２−１〜１１２
−Ｎ、１０Ｂ−１〜１０Ｂ−Ｎ。
１１４．１１０は各出力バッファ１０６−１〜ｌθ６−
Ｎの出力レベルの切換えにともなって、電流の変化を妨
げる向きに逆起電力を生じ、それによって電源線にノイ
ズを発生する。とのようなノイズは、特に全ての出力バ
ッファ１０６−）−７０６−Ｎカ同時Ｋ ”１’レベル
かう＋１０”レベルへ変化する場合、あるいは０”レベ
ルから１”レベルへ変化する場合に電流変化量が多いた
めに、顕著なものとなる。
Ｎの出力レベルの切換えにともなって、電流の変化を妨
げる向きに逆起電力を生じ、それによって電源線にノイ
ズを発生する。とのようなノイズは、特に全ての出力バ
ッファ１０６−）−７０６−Ｎカ同時Ｋ ”１’レベル
かう＋１０”レベルへ変化する場合、あるいは０”レベ
ルから１”レベルへ変化する場合に電流変化量が多いた
めに、顕著なものとなる。
本発明は上記の事情に鑑みて外されたもので、特に出力
ビンの多い集積回路において、出力バッファの出力レベ
ルの切換え時に電源電位および接地電位の供給用の導線
上に生じるノイズを低域させ、更に入カバッンア回路へ
のノイズの影響を除去することを目的とするものである
。
ビンの多い集積回路において、出力バッファの出力レベ
ルの切換え時に電源電位および接地電位の供給用の導線
上に生じるノイズを低域させ、更に入カバッンア回路へ
のノイズの影響を除去することを目的とするものである
。
すなわち本発明は、所定個数毎の出力バッファもしくは
出力モードで動作ずろ入出力バッファ化に接地電位レベ
ルおよび電源電位レベルを供給する電源ハスを設け、こ
れらの名電源バス毎に出力パッドおよびパッケージ上に
ピンヲ設け、さらに入力専用回路もしくは入力モードで
動作する人出力バッファの′電源線と、出力バッファも
し、くけ出力モードで動作ちる人出力バッファの電源線
とを分離して設けることを特徴とするものである。
出力モードで動作ずろ入出力バッファ化に接地電位レベ
ルおよび電源電位レベルを供給する電源ハスを設け、こ
れらの名電源バス毎に出力パッドおよびパッケージ上に
ピンヲ設け、さらに入力専用回路もしくは入力モードで
動作する人出力バッファの′電源線と、出力バッファも
し、くけ出力モードで動作ちる人出力バッファの電源線
とを分離して設けることを特徴とするものである。
以下本発明の一実施例を第２図に示すブロック図を参照
して詳細に説明する。図中２０１は／ｆ ノケージ、２
０２はノやッケージ２０１に保持される集積回路チップ
、２０４は入力回路、２０５は内部回路である。そして
２１６−１〜２１６−Ｍは入力ピン、２０３−１〜２０
３−Ｍは入力・やットである。そして２０６−１−１〜
２０６−Ｑ−Ｐは合計Ｍ個の出力バッファで、これを１
組がＰ個の出力バッファからなるＱ組のバッファ群に分
割し、かつ各バッファ群毎にそれぞれ電源電位レベルを
供給するパッドと、接地電位レベルを供給するパッドと
を設けている。ここでＰＸＱはＭとなる。そして、たと
えば第１番目の出力バッファ群は、Ｐ個の出力バッファ
２０６−１−１〜２θ６−１−Ｐからなシ、これらの出
力はＰ個のパッド２０７−１−１〜２０７−１−Ｐのそ
れぞれに導線を介して接続し、さらにパッケージ上のＰ
個のビン２１７−１−）−２１７−１−Ｐのそれぞれに
導線を介して接続している。この第１番目の出力バッフ
ァ群には、電源電位レベルをビン２１５−１およびパッ
ド２１３−１を介して供給し、また接地電位レベルをビ
ン２１１−１およびツヤ、ド２θ９−１を介して供給し
ている。
して詳細に説明する。図中２０１は／ｆ ノケージ、２
０２はノやッケージ２０１に保持される集積回路チップ
、２０４は入力回路、２０５は内部回路である。そして
２１６−１〜２１６−Ｍは入力ピン、２０３−１〜２０
３−Ｍは入力・やットである。そして２０６−１−１〜
２０６−Ｑ−Ｐは合計Ｍ個の出力バッファで、これを１
組がＰ個の出力バッファからなるＱ組のバッファ群に分
割し、かつ各バッファ群毎にそれぞれ電源電位レベルを
供給するパッドと、接地電位レベルを供給するパッドと
を設けている。ここでＰＸＱはＭとなる。そして、たと
えば第１番目の出力バッファ群は、Ｐ個の出力バッファ
２０６−１−１〜２θ６−１−Ｐからなシ、これらの出
力はＰ個のパッド２０７−１−１〜２０７−１−Ｐのそ
れぞれに導線を介して接続し、さらにパッケージ上のＰ
個のビン２１７−１−）−２１７−１−Ｐのそれぞれに
導線を介して接続している。この第１番目の出力バッフ
ァ群には、電源電位レベルをビン２１５−１およびパッ
ド２１３−１を介して供給し、また接地電位レベルをビ
ン２１１−１およびツヤ、ド２θ９−１を介して供給し
ている。
そして第２図において第２番目乃至第９番目の各出力バ
ッファ群も全く同様な構成である。
ッファ群も全く同様な構成である。
なおバッファ群を構成する出力バッファの数Ｐは全体の
出力バッファの数Ｍよシ小さいのでＱ組の出カバ、ノア
群の１ｍ、たとえば泥１番目のバッファ群は第１図にお
いて、電源パッドに近い側のＰ個の出力バッファおよび
付随する接地電位・電源電位供給用の配線、パッドおよ
びビンからなるものと等価である。
出力バッファの数Ｍよシ小さいのでＱ組の出カバ、ノア
群の１ｍ、たとえば泥１番目のバッファ群は第１図にお
いて、電源パッドに近い側のＰ個の出力バッファおよび
付随する接地電位・電源電位供給用の配線、パッドおよ
びビンからなるものと等価である。
そして電源電位及び接地電位を供給する導線のインダク
タンスによるノイズが最も大きく、なるのは、全ての出
力バッ７アが°′１″レベルを出力している状態から０
”レベルを出力する状態へ変化する場合、もしくは全て
の出カバソファが′０”１／ペルを出力している状態か
ら＋！１１ルベルを出力する状態へ変化する場合である
。そこで全ての出力バッファがこのように同一の出力レ
ベルを出力している状態の間を遷移する場合、第２図に
おけるインダクタンス２１４−１，２１２−１−ＰＮ２
Ｊ ２−１−１．２１０−１．２０８−Ｚ−Ｐ〜２０
Ｂ−１−１の電流変化の大きさは、第１図におけるイン
ダクタンス１１４．１１．？−Ｎ−〜１１、？ −（Ｎ
−Ｐ＋１）、１１０．１０ Ｂ −Ｎ〜１ｏｓ−ＣＮ−
Ｐ＋１ ）のそれぞれの電流変化の大きさよシも小さく
なる。ここで共通の集積回路技術、パッケージ技術及び
ボンディング技術を適用しているとすれば第２図に示す
インダクタンス２１４−１．２１２−１−Ｐ〜２１２−
１−１゜２１０−１．２０８−１７Ｐ〜２０８ １ １
の値は第１図に示すインダクタンス１１４．１１２−Ｎ
〜１１２−（Ｎ−Ｐ＋１） 、 １１０．１θ８− ）
Ｊ〜１０８−（Ｎ−Ｐ＋１ ）の値にそれぞれ等しいと
仮定できる。したがって、１）式によって生じるノイズ
を比較すると、第２図のインダクタンス２１４−１．２
１２−１−Ｐ〜２１２−１−１．２１０−１．２０Ｂ−
１−Ｐ〜２０Ｂ−１−７によシ発生するノイズは、第１
図のインダクタンス１１４．１１２−Ｎ〜１１．２−（
Ｎ−Ｐ−１−１）、１１０，１０８−Ｎ〜１ｏｓ−（Ｎ
−Ｐ＋１ ）によシ発生するノイズよシも小さくなる。
タンスによるノイズが最も大きく、なるのは、全ての出
力バッ７アが°′１″レベルを出力している状態から０
”レベルを出力する状態へ変化する場合、もしくは全て
の出カバソファが′０”１／ペルを出力している状態か
ら＋！１１ルベルを出力する状態へ変化する場合である
。そこで全ての出力バッファがこのように同一の出力レ
ベルを出力している状態の間を遷移する場合、第２図に
おけるインダクタンス２１４−１，２１２−１−ＰＮ２
Ｊ ２−１−１．２１０−１．２０８−Ｚ−Ｐ〜２０
Ｂ−１−１の電流変化の大きさは、第１図におけるイン
ダクタンス１１４．１１．？−Ｎ−〜１１、？ −（Ｎ
−Ｐ＋１）、１１０．１０ Ｂ −Ｎ〜１ｏｓ−ＣＮ−
Ｐ＋１ ）のそれぞれの電流変化の大きさよシも小さく
なる。ここで共通の集積回路技術、パッケージ技術及び
ボンディング技術を適用しているとすれば第２図に示す
インダクタンス２１４−１．２１２−１−Ｐ〜２１２−
１−１゜２１０−１．２０８−１７Ｐ〜２０８ １ １
の値は第１図に示すインダクタンス１１４．１１２−Ｎ
〜１１２−（Ｎ−Ｐ＋１） 、 １１０．１θ８− ）
Ｊ〜１０８−（Ｎ−Ｐ＋１ ）の値にそれぞれ等しいと
仮定できる。したがって、１）式によって生じるノイズ
を比較すると、第２図のインダクタンス２１４−１．２
１２−１−Ｐ〜２１２−１−１．２１０−１．２０Ｂ−
１−Ｐ〜２０Ｂ−１−７によシ発生するノイズは、第１
図のインダクタンス１１４．１１２−Ｎ〜１１．２−（
Ｎ−Ｐ−１−１）、１１０，１０８−Ｎ〜１ｏｓ−（Ｎ
−Ｐ＋１ ）によシ発生するノイズよシも小さくなる。
同様に第２番目乃至第９番目の出力バッファ群について
もノイズは小さくなる。
もノイズは小さくなる。
また第２図においてパッド２２１．２２３およびパッケ
ージ上のビン２２２．２２４は出力バッファ用の電源か
ら分離して入力・ぐソファ群のために設けた電源配線用
のバンドおよび・ぐツケージのビンである。このように
すれば出力ピンの出力レベルの変化によって生じるノイ
ズが、電源腺を介して入力回路に影響することを避ける
ことができる。
ージ上のビン２２２．２２４は出力バッファ用の電源か
ら分離して入力・ぐソファ群のために設けた電源配線用
のバンドおよび・ぐツケージのビンである。このように
すれば出力ピンの出力レベルの変化によって生じるノイ
ズが、電源腺を介して入力回路に影響することを避ける
ことができる。
なお、本発明は上記実施例に限定されるものではなく、
選択的に出力モードもしくは入力モードで動作する入出
力バッファを崩する集積回路にも適用することができる
。第３図はこのような集積回路の一例を示すブロック図
で３０１はノヤッケージ、３０２はパック°−ジ３０ノ
に保持される集積回路チップ、３０４．３０．５はそれ
ぞれ入力回路および内部回路である。そして３１６〜１
〜３１６−ＭはＭ個の入力用ピンでそれぞれパッド３０
３−１〜３０３−Ｍに電気的に接続し、かつ入力回路３
０４へ入力する。
選択的に出力モードもしくは入力モードで動作する入出
力バッファを崩する集積回路にも適用することができる
。第３図はこのような集積回路の一例を示すブロック図
で３０１はノヤッケージ、３０２はパック°−ジ３０ノ
に保持される集積回路チップ、３０４．３０．５はそれ
ぞれ入力回路および内部回路である。そして３１６〜１
〜３１６−ＭはＭ個の入力用ピンでそれぞれパッド３０
３−１〜３０３−Ｍに電気的に接続し、かつ入力回路３
０４へ入力する。
３２１．３２３はそれぞれ電源電位および接地電位を入
力回路３０４へ供給するだめの・七ッドで、これらをパ
ッケージ３０１上のピン３２２．３２４に接続して外部
から電源電位および接地電位を供給するようにしている
。３０６−１と３０７−１とはそれぞれ出カバソファお
よび入カパッファでいずれも内部回路３０５、パッド３
０８−１およびピン３０９−１に接続している。この出
力バッファ３０６−１、入カパッンア３０７−１は共に
電源電位を与えるピン３１２およびパッド３１０に接続
するとともに接地電位を与えるピン３１３およびパッド
３１１に接続している。また出力パッファ３０６−１は
出カパッ７ア制御信号３１５を内部回路３０５から与え
られて制御され、オンすると出力状態となり、オフする
と出力は／・イインピーダンス状態になる。人カパッフ
ァ３０７−１は同様に入力バッファ制御信号３１４を内
部回路３０５から与えられて制御され、オンすると入力
信号を内部回路３０５へ与え、オフすると入力信号を断
つ。このような入出力バッファをＰ組設けている。そし
てＰ番目の人出力バッファも同様に出力ハノファ３０Ｇ
−Ｐと入カパッファ３０７−Ｐとからなシ、ピン３０９
−Ｐおよびパッド３０Ｂ−Ｐを介して信号を入出力する
。そして電源電位を与えるピン３１２、パッド３１０と
の接続および接地電位を与えるピン３１３、パッド３１
１との接続も入出力バッファ３０６７１および３０７−
１と同様に構成している。また、入力バッファ制御信号
３１４、出力バッファ制御信号３１５も第１番目の人出
力バッファと同様に接続する。
力回路３０４へ供給するだめの・七ッドで、これらをパ
ッケージ３０１上のピン３２２．３２４に接続して外部
から電源電位および接地電位を供給するようにしている
。３０６−１と３０７−１とはそれぞれ出カバソファお
よび入カパッファでいずれも内部回路３０５、パッド３
０８−１およびピン３０９−１に接続している。この出
力バッファ３０６−１、入カパッンア３０７−１は共に
電源電位を与えるピン３１２およびパッド３１０に接続
するとともに接地電位を与えるピン３１３およびパッド
３１１に接続している。また出力パッファ３０６−１は
出カパッ７ア制御信号３１５を内部回路３０５から与え
られて制御され、オンすると出力状態となり、オフする
と出力は／・イインピーダンス状態になる。人カパッフ
ァ３０７−１は同様に入力バッファ制御信号３１４を内
部回路３０５から与えられて制御され、オンすると入力
信号を内部回路３０５へ与え、オフすると入力信号を断
つ。このような入出力バッファをＰ組設けている。そし
てＰ番目の人出力バッファも同様に出力ハノファ３０Ｇ
−Ｐと入カパッファ３０７−Ｐとからなシ、ピン３０９
−Ｐおよびパッド３０Ｂ−Ｐを介して信号を入出力する
。そして電源電位を与えるピン３１２、パッド３１０と
の接続および接地電位を与えるピン３１３、パッド３１
１との接続も入出力バッファ３０６７１および３０７−
１と同様に構成している。また、入力バッファ制御信号
３１４、出力バッファ制御信号３１５も第１番目の人出
力バッファと同様に接続する。
そして第３図において、３３１−１〜３３１−Ｑは出力
バッファであって、これらは、いずれも内部回路３０５
から与えられる信号を増幅してパラＩ＋ｓ ３２− Ｊ
〜３３２−Ｑおよびピン３３３−１〜３３３−Ｑを介し
て出力する。そしてこの出力バッファ５ｓｘ−ｚ〜３３
１−Ｑへの電源電位の供給は、ピン３３６およびパッド
３３４を介して行ない、接地電位の供給は、ピン３３７
寂よびパッド３３５を介して行なう。
バッファであって、これらは、いずれも内部回路３０５
から与えられる信号を増幅してパラＩ＋ｓ ３２− Ｊ
〜３３２−Ｑおよびピン３３３−１〜３３３−Ｑを介し
て出力する。そしてこの出力バッファ５ｓｘ−ｚ〜３３
１−Ｑへの電源電位の供給は、ピン３３６およびパッド
３３４を介して行ない、接地電位の供給は、ピン３３７
寂よびパッド３３５を介して行なう。
なお第３図においては、第１図、第２図に示すような電
源配線のインダクタンスは省略している。
源配線のインダクタンスは省略している。
このようにすれば人出力バッファｐｉ３０６−１〜３０
６−Ｐ 、 ３０７−Ｊ〜３θ７− Ｐと、出力バッフ
ァ群３３１−１〜３３１−Ｑおよび入力回路３０４の電
源配線をそれぞれ分離して設けることによシ出力パッフ
ァ群のスイッチングに起因するノイズにより入力回路の
動作が影響を受けることがなくなる。壕だ入出力パッン
ア群が入力モードで動作しているときに、出カバソファ
群のスイッチングに起因するノイズの影響を受けること
も赴けることができる。しかも入出カバ、ノア群が出力
モードで動作し、かつ出刃バッファ群と同じ極性のスイ
ッチング動作、すなわち全て°°１″を出力している状
態から全て＋１０”を出力している状態へスイッチング
し、または全て′Ｏ”を出力している状態から全て°゛
１″を出力している状態へスイッチングするような極端
な場合、もしくはそれに準じるような−大きな電源電流
の変化をともなう場合でも電源線を分離しているので出
力レベルへの電源線のノイズの影響を軽威し、さらに電
源線に発生するノイズを小さくでき集積■路の佃ね性を
高めることができる。
６−Ｐ 、 ３０７−Ｊ〜３θ７− Ｐと、出力バッフ
ァ群３３１−１〜３３１−Ｑおよび入力回路３０４の電
源配線をそれぞれ分離して設けることによシ出力パッフ
ァ群のスイッチングに起因するノイズにより入力回路の
動作が影響を受けることがなくなる。壕だ入出力パッン
ア群が入力モードで動作しているときに、出カバソファ
群のスイッチングに起因するノイズの影響を受けること
も赴けることができる。しかも入出カバ、ノア群が出力
モードで動作し、かつ出刃バッファ群と同じ極性のスイ
ッチング動作、すなわち全て°°１″を出力している状
態から全て＋１０”を出力している状態へスイッチング
し、または全て′Ｏ”を出力している状態から全て°゛
１″を出力している状態へスイッチングするような極端
な場合、もしくはそれに準じるような−大きな電源電流
の変化をともなう場合でも電源線を分離しているので出
力レベルへの電源線のノイズの影響を軽威し、さらに電
源線に発生するノイズを小さくでき集積■路の佃ね性を
高めることができる。
以上のように本発明によれば、出カバアクアもしくは出
力モードで動作している入出力バッファのスイッチング
による電源線のノイズが入力回路、もしくは入力モード
で動作している入出力・ぐッファの動作に影響すること
を避けることができる。また１組の電源線を介して接地
電位および電源電位を供給される出力バッファもしくは
出力モードで動作する入出力パノフ１の数を少なくでき
、これらのバッファのスイノチングに起因する電源線上
のノイズも低減させ、これらのノイズによって生じる出
力レベルの変動を減少させることができる。さらに電源
線のノイズの低減によシ、電源線自体および集積回路の
信頼性を高めることができる。また集積回路をテスタで
評価する際に、特殊な電源配線を行なうことなく評価を
することができ、集積回路とパッケージを結ぶボンディ
ングワイヤ、パッケージ内の配線等に従来技術をそのま
ま適用できる利点もある。
力モードで動作している入出力バッファのスイッチング
による電源線のノイズが入力回路、もしくは入力モード
で動作している入出力・ぐッファの動作に影響すること
を避けることができる。また１組の電源線を介して接地
電位および電源電位を供給される出力バッファもしくは
出力モードで動作する入出力パノフ１の数を少なくでき
、これらのバッファのスイノチングに起因する電源線上
のノイズも低減させ、これらのノイズによって生じる出
力レベルの変動を減少させることができる。さらに電源
線のノイズの低減によシ、電源線自体および集積回路の
信頼性を高めることができる。また集積回路をテスタで
評価する際に、特殊な電源配線を行なうことなく評価を
することができ、集積回路とパッケージを結ぶボンディ
ングワイヤ、パッケージ内の配線等に従来技術をそのま
ま適用できる利点もある。
第１図は従来の集積回路の一例を示すブロック図、第２
図は本発明の一実施例を示すブロック図、第３図は本発
明の他の実施例を示すブロック図である。 ２０１・・・ノＲツケージ、２０２・・・集積回路ｆ７
ノ、２１６−１〜２１６−Ｍ・・・入力ビン、２０３−
１〜２０３−Ｍ・・・入力用パッド、２０４・・・入力
回路、２０５・・・内部回路、２０６−１−１〜２０６
−１−Ｐ・・・出力バッファ、２０Ｂ−１−１〜２０８
−Ｑ−Ｐ、２１２−１−１〜２１２−１−Ｐ、〜。 ２Ｊ２−Ｑ−１〜２ １ ２−Ｑ−Ｐ 、２ １ ４−
１〜２１４−Ｑ、２１０−１〜２１０−Ｑ・・・インダ
クタンス、２０７−１−１〜２０７−１−Ｐ。 〜、２０７−Ｑ−１〜２０７−Ｑ−Ｐ・・・出力用パラ
ド、２１７−１−Ｊ〜２１７−１−Ｐ、〜。 ２１７−Ｑ−１〜２１７−Ｑ−Ｐ・・・出力用ビン、２
１３−１〜２１３−Ｑ、２２１・・・電源電位供給用ノ
母ッ ド、２０９−１〜２０９−Ｑ、２２３・・・接地
電位供給用パッド、２１５−１〜２１５−Ｑ。 ２２２・・・電源電位供給用ビン、２１１−１〜２１１
−Ｑ、２２４・・・接地電位供給用ピン。
図は本発明の一実施例を示すブロック図、第３図は本発
明の他の実施例を示すブロック図である。 ２０１・・・ノＲツケージ、２０２・・・集積回路ｆ７
ノ、２１６−１〜２１６−Ｍ・・・入力ビン、２０３−
１〜２０３−Ｍ・・・入力用パッド、２０４・・・入力
回路、２０５・・・内部回路、２０６−１−１〜２０６
−１−Ｐ・・・出力バッファ、２０Ｂ−１−１〜２０８
−Ｑ−Ｐ、２１２−１−１〜２１２−１−Ｐ、〜。 ２Ｊ２−Ｑ−１〜２ １ ２−Ｑ−Ｐ 、２ １ ４−
１〜２１４−Ｑ、２１０−１〜２１０−Ｑ・・・インダ
クタンス、２０７−１−１〜２０７−１−Ｐ。 〜、２０７−Ｑ−１〜２０７−Ｑ−Ｐ・・・出力用パラ
ド、２１７−１−Ｊ〜２１７−１−Ｐ、〜。 ２１７−Ｑ−１〜２１７−Ｑ−Ｐ・・・出力用ビン、２
１３−１〜２１３−Ｑ、２２１・・・電源電位供給用ノ
母ッ ド、２０９−１〜２０９−Ｑ、２２３・・・接地
電位供給用パッド、２１５−１〜２１５−Ｑ。 ２２２・・・電源電位供給用ビン、２１１−１〜２１１
−Ｑ、２２４・・・接地電位供給用ピン。
Claims (1)
- 【特許請求の範囲】 （１）複数個の出力バッファを有する集積回路において
、一定の個数の出力バッファ毎にそれぞれ電源パスを設
けたことを特徴とする集積回路。 （２、特許請求の範Ｉｌｌ第１項記載のものにおいて、
各電源パス毎にボンディング用の・ｅラドを設けたこと
を特徴とする集積回路。 （３）特許請求の範囲第２項記載のものにおいて、各バ
ンド毎に集積回路チップを登載するパッケージに電源ビ
ンを設けたことを特徴とする集積回路。 （４） ％許請求の範囲第１項記載のものにおいて一定
の個数の入出力バッファ毎にそれぞれ電源バスを設けた
ことを特徴とする集積回路。 （５）特許請求の範囲第１項記載のものにおいて、入カ
バ、ノア群の電源線を出力バッファ群または入出力バッ
ファ群の電源線とは別に設けたことを特徴とする集積回
路。 （６）特許請求の範囲第５項記載のものにおいて、入力
バッファ群の電源線に対応してボンディング用のパッド
および集積回路チップを登載するパッケージに電源ビン
を設けたことを特徴とする集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138311A JPS6030152A (ja) | 1983-07-28 | 1983-07-28 | 集積回路 |
| US06/634,028 US4656370A (en) | 1983-07-28 | 1984-07-24 | Integrated circuit with divided power supply wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138311A JPS6030152A (ja) | 1983-07-28 | 1983-07-28 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6030152A true JPS6030152A (ja) | 1985-02-15 |
Family
ID=15218915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138311A Pending JPS6030152A (ja) | 1983-07-28 | 1983-07-28 | 集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4656370A (ja) |
| JP (1) | JPS6030152A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190150U (ja) * | 1985-05-17 | 1986-11-27 | ||
| JPH04188866A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US7148567B2 (en) | 2001-12-03 | 2006-12-12 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2007019100A (ja) * | 2005-07-05 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0760561B2 (ja) * | 1985-02-28 | 1995-06-28 | キヤノン株式会社 | 磁気デイスク装置 |
| JPS62159917A (ja) * | 1986-01-08 | 1987-07-15 | Toshiba Corp | 集積回路におけるインバ−タ回路 |
| US4724340A (en) * | 1986-11-21 | 1988-02-09 | Motorola, Inc. | Output circuit in which induced switching noise is reduced by presetting pairs of output lines to opposite logic states |
| JPH083773B2 (ja) * | 1987-02-23 | 1996-01-17 | 株式会社日立製作所 | 大規模半導体論理回路 |
| EP0283046B1 (en) * | 1987-03-18 | 1996-06-12 | Nec Corporation | Complementary integrated circuit device equipped with latch-up preventing means |
| JPS63234623A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | 半導体集積回路 |
| JPH073840B2 (ja) * | 1987-08-31 | 1995-01-18 | 株式会社東芝 | 半導体集積回路 |
| JPH01113993A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 半導体集積回路 |
| US4857765A (en) * | 1987-11-17 | 1989-08-15 | International Business Machines Corporation | Noise control in an integrated circuit chip |
| JP2594988B2 (ja) * | 1987-11-27 | 1997-03-26 | 株式会社日立製作所 | 半導体集積回路装置の動作電位供給配線の配線設計方法 |
| JPH0666674B2 (ja) * | 1988-11-21 | 1994-08-24 | 株式会社東芝 | 半導体集積回路の出力回路 |
| US4959555A (en) * | 1989-04-27 | 1990-09-25 | At&T Bell Laboratories | Interconnection medium |
| US5006918A (en) * | 1989-07-24 | 1991-04-09 | International Business Machines Corporation | Floating orthogonal line structure for X-Y wiring planes |
| JP2622612B2 (ja) * | 1989-11-14 | 1997-06-18 | 三菱電機株式会社 | 集積回路 |
| JPH03157850A (ja) * | 1989-11-15 | 1991-07-05 | Sony Corp | 集積回路装置 |
| KR920006980B1 (ko) * | 1989-11-28 | 1992-08-22 | 현대전자산업주식회사 | 이중 파워라인을 갖는 다이나믹램의 센스증폭기 |
| US4994691A (en) * | 1990-04-16 | 1991-02-19 | Advanced Micro Devices, Inc. | TTL-to-CML translator circuit |
| JPH04132252A (ja) * | 1990-09-21 | 1992-05-06 | Hitachi Ltd | 半導体集積回路装置 |
| US5091661A (en) * | 1990-09-24 | 1992-02-25 | Altera Corporation | Methods and apparatus for reducing coupling noise in programmable logic devices |
| JP2609756B2 (ja) * | 1990-10-26 | 1997-05-14 | 株式会社東芝 | 半導体集積回路の使用方法 |
| US5142167A (en) * | 1991-05-01 | 1992-08-25 | International Business Machines Corporation | Encoding for simultaneous switching output noise reduction |
| JPH05102831A (ja) * | 1991-10-09 | 1993-04-23 | Mitsubishi Electric Corp | 半導体集積回路の出力回路 |
| JP2567172B2 (ja) * | 1992-01-09 | 1996-12-25 | 株式会社東芝 | 半導体回路の出力段に配置される出力回路 |
| US5493232A (en) * | 1992-03-11 | 1996-02-20 | Vlsi Technology, Inc. | Disturbance immune output buffer with switch and hold stages |
| JP2834034B2 (ja) * | 1995-06-22 | 1998-12-09 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JPH09275191A (ja) * | 1996-02-08 | 1997-10-21 | Fujitsu Ltd | 半導体集積回路及びそれを使用した回路装置 |
| US5974259A (en) * | 1996-09-18 | 1999-10-26 | International Business Machines Corporation | Data processing system and method of operation having input/output drivers with reduced power consumption and noise levels |
| DE19947021A1 (de) * | 1999-09-30 | 2001-04-19 | Infineon Technologies Ag | EMV-optimierte On-Chip-Stromversorgung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5371584A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Semiconductor integrated circuit device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808475A (en) * | 1972-07-10 | 1974-04-30 | Amdahl Corp | Lsi chip construction and method |
| US3866066A (en) * | 1973-07-16 | 1975-02-11 | Bell Telephone Labor Inc | Power supply distribution for integrated circuits |
| US3968478A (en) * | 1974-10-30 | 1976-07-06 | Motorola, Inc. | Chip topography for MOS interface circuit |
| US4023053A (en) * | 1974-12-16 | 1977-05-10 | Tokyo Shibaura Electric Co., Ltd. | Variable capacity diode device |
| US4278897A (en) * | 1978-12-28 | 1981-07-14 | Fujitsu Limited | Large scale semiconductor integrated circuit device |
| DE3121671A1 (de) * | 1981-05-30 | 1982-12-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | "schaltungsanordnung mit einer integrierten halbleiterschaltung" |
| US4508981A (en) * | 1982-06-28 | 1985-04-02 | International Business Machines Corporation | Driver circuitry for reducing on-chip Delta-I noise |
| US4583111A (en) * | 1983-09-09 | 1986-04-15 | Fairchild Semiconductor Corporation | Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients |
-
1983
- 1983-07-28 JP JP58138311A patent/JPS6030152A/ja active Pending
-
1984
- 1984-07-24 US US06/634,028 patent/US4656370A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5371584A (en) * | 1976-12-08 | 1978-06-26 | Hitachi Ltd | Semiconductor integrated circuit device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61190150U (ja) * | 1985-05-17 | 1986-11-27 | ||
| JPH04188866A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US7148567B2 (en) | 2001-12-03 | 2006-12-12 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| JP2007019100A (ja) * | 2005-07-05 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4656370A (en) | 1987-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6030152A (ja) | 集積回路 | |
| KR960001330B1 (ko) | 반도체집적회로 | |
| US20030057775A1 (en) | Semiconductor integrated circuit and multi-chip package | |
| JPS63299513A (ja) | 出力回路 | |
| US5040144A (en) | Integrated circuit with improved power supply distribution | |
| US20080297063A1 (en) | Power gating of circuits | |
| US4883978A (en) | Semiconductor device having reduced potential fluctuations | |
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| US5831447A (en) | Output buffer with noisy/quiet voltage sources and feedback patch for noise reduction | |
| KR20140076840A (ko) | 집적 회로와 그를 이용한 반도체 메모리 장치 | |
| US5767583A (en) | Semiconductor chip I/O and power pin arrangement | |
| US6578185B1 (en) | Power-supply-configurable outputs | |
| US6393575B1 (en) | Semiconductor device having input buffers | |
| US7323906B2 (en) | Simultaneous bi-directional buffer including self-test circuit having function of generating input signal and self testing method of the simultaneous bi-directional buffer | |
| JP2000022072A (ja) | マルチチップモジュール | |
| US8289789B2 (en) | Semiconductor device and semiconductor module | |
| US6151264A (en) | Integrated circuit memory devices including a single data shift block between first and second memory banks | |
| JPH04199673A (ja) | 半導体装置 | |
| US6377505B1 (en) | Semiconductor integrated circuit capable of reducing area occupied by data bus | |
| KR20020064525A (ko) | 클럭 공유 양면 메모리 모듈 및 그 배선방법 | |
| US6177833B1 (en) | Integrated circuit module having reduced impedance and method of providing the same | |
| JPH08235898A (ja) | 半導体装置 | |
| CN112041830B (zh) | 通信接口与封装结构 | |
| US6996685B2 (en) | Device for accessing registered circuit units | |
| JPS63301546A (ja) | 半導体集積回路 |