[go: up one dir, main page]

JPH02164045A - 半田バンプ部品の実装方法 - Google Patents

半田バンプ部品の実装方法

Info

Publication number
JPH02164045A
JPH02164045A JP63321300A JP32130088A JPH02164045A JP H02164045 A JPH02164045 A JP H02164045A JP 63321300 A JP63321300 A JP 63321300A JP 32130088 A JP32130088 A JP 32130088A JP H02164045 A JPH02164045 A JP H02164045A
Authority
JP
Japan
Prior art keywords
solder bump
bump
positioning
pad
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63321300A
Other languages
English (en)
Other versions
JP2555720B2 (ja
Inventor
Kiyoshi Kuwabara
清 桑原
Makio Okabe
真紀男 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63321300A priority Critical patent/JP2555720B2/ja
Publication of JPH02164045A publication Critical patent/JPH02164045A/ja
Application granted granted Critical
Publication of JP2555720B2 publication Critical patent/JP2555720B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＬＳＩ、ＩＣ等の半田バンプ部品をプリント板等に半田
付は実装する際に適用される半田バンプ部品の実装方法
に関し、 位置決め治具等を使用することなく、しかも高精度に半
田バンプ部品をプリント板に実装し得る実装方法の提供
を目的とし、 前記半田バンプ部品側のパッケージにはその下面から上
面に貫通するスルーホールを設け、またプリント板側に
は該スルーホールに対応する位置決め用パッドを設け、
前記半田バンプ部品をプリント板に実装するに際しては
、前記スルーホールと前記位置決め用パッド間に位置決
めバンプを配置し、前記信号端子用パッドと前記プリン
ト板側の配線パッド間には該位置決めバンプよりも小径
の接続用バンプを配置するようにしたことを特徴とする
特 〔産業上の利用分野〕 本発明は、例えばＬＳＩ、ＩＣ等のように、パッケージ
の面に複数個の信号端子用パッドを有して成る半田バン
ブ部品を、プリント板に実装する際に適用される半田バ
ンプ部品の実装方法に関する。
〔従来の技術〕
第４図（ａ）と申）と（Ｃ１は従来の半田バンプ部品の
一構成例を示す図であって、（ａ）は斜視図、（ｂｌは
これを下面から見た平面図、（０）は（ｂｌ図のＢ−Ｂ
線断面図である。また第５図は従来のプリント板の一構
成例を示す要部斜視図であり、第６図は従来の半田バン
プ部品の実装方法の一例を示す要部側断面図である。
第４図（ａ）と（ｂ）と（Ｃ）に示すように、従来の半
田バンプ部品２５は、その下面側に複数個の信号端子用
パッド１を備えると共に、該信号端子用パッド１上には
それぞれ接続用バンプ３が配置されている。
一方、前記半田バンプ部品２５が実装される側のプリン
ト板４０には、第５図に示すようなりフローパッド１８
が前記接続用バンブ３対応に設けられている。
以下、第６図に基づいて従来の半田バンプ部品の実装方
法（以下実装方法と称する）を説明する。
■、プリント板４０上に、半田バンプ部品２５の信号端
子用パッド１をリフローパッド１８上に位置決めするガ
イド治具３０を装着する。
■、半田バンブ部品２５のパッケージ１０をガイド治具
３０に沿って矢印り方向に挿入する。
■、これをベーパーリフロー装置（高温度の蒸気で半田
を溶融して半田付けを行う装置）内にセットする。そし
て高温度蒸気によって接続用バンブ３を溶融させ、信号
端子用パッド１とリフローパッド１８とを半田付は接続
する。
といった方法で実装を行っていた。
〔発明が解決しようとする課題〕
しかしながら、上記従来の実装方法には下記の問題点が
ある。即ち、 ■、半田バンプ部品２５の形状に応じたガイド治具３０
を準備する必要がある。
■、ガイド治具３０をプリント板４０上に高精度で位置
決めするための二次的な手段が必要である。
■、ガイド治具３０で位置決めするためには、半田バン
プ部品２５自体の寸法を高精度化する必要があり、従っ
て半田バンプ部品２５の製造コストがアップする。
■、ガイド治具３０によって半田溶融時のセルフアライ
メントが抑制され、リフローパッド１８と信号端子用パ
ッド１間にズレを生じる危険性がある。
本発明は上記従来の実装方法における問題点を解決する
ためになされたものである。
〔課題を解決するための手段〕
本発明による実装方法は第１図、第２図および第３図に
示すように、半田バンブ部品１５例のパッケージ１０に
は当該パッケージ１０の下面から上面に貫通するスルー
ホール５を設け、前記プリント板２０側には該スルーホ
ール５に対応する位置決め用パッド１９を設け、半田バ
ンプ部品１５をプリント板２０に実装するに際しては、
前記スルーホール５と位置決め用パッド１９間に位置決
めバンプ２を配置し、前記信号端子用パッドｌと前記プ
リント板２０側のりフローパッド１８間には前記位置決
めバンプ２よりも小径の接続用バンプ３を配置する構成
になっている。
〔作　用〕
このように、本発明による実装方法は、スルーホール５
と位置決め用パッド１９間に配置される位置決めバンプ
２の直径を、信号端子用バンドｌとリフローパッド１８
間に配置される接続用バンプ３の直径よりも大きくしで
あるので、加熱によって溶融した位置決めバンプ２がス
ルーホール５内に侵入してそこにガイド構造が構成され
る。そしてこの位置決めバンプ２の誘導によって信号端
子用パッド１がリフローパッド１８上に位置決めされる
ことになるため、半田バンプ部品１５とプリント板２０
間に位置ズレが発生し難い。
〔実　施　例〕
以下実施例図に基づいて本発明の詳細な説明する。
第１図（ａｌと申）は本発明に用いる半田バンプ部品の
一構成例を示す平面図とそのＡ−Ａ線部の断面形状を示
す要部側断面図、第２図は本発明に用いるプリント板の
一構成例を示す要部斜視図、第３図（ａｌと（ｂｌと（
ｃ＋は本発明による実装方法を示す要部側断面図である
が、前記第４図、第５図及び第６図と同一部分について
は同一符号を付している。
第１図（ａｌと（ｂ）に示すように、本発明に用いる半
田バンプ部品１５は、パッケージｌＯの下面に設けられ
た複数個の信号端子用パッド１の外側に複数個（この例
では４個）のスルーホール５が形成されている。そして
、該スルーホール５上には位置決めバンプ２が配置され
、一方の信号端子用パッド１上には前記位置決めバンプ
２よりも小径の接続用バンプ３が配置されている。なお
、これら位置決めバンプ２と接続用バンプ３は、例えば
半田付は時に使用する周知のフラックス（図示せず）等
を用いて所定の位置に接着配置されている。
一方、本発明に用いるプリント板２０は、第２図に示す
ように、前記信号端子用パッド１対応に設けられたりフ
ローパッド１８と、前記スルーホール５対応に設けられ
た位置決め用パッド１９を備えている。
以下第３図（ａ）と（′ｂ）と（Ｃ）に基づいて本発明
による実装方法を説明する。
■、第３図（ａｌに示すように、プリント板２０の位置
決め用パッド１９上に、半田バンプ部品１５側のスルー
ホール５上に配置された位置決めバンプ２を位置決めす
る。
０１次に位置決めバンプ２にペーパーを吹き付けてこれ
を第３図（ｂ）に示すように溶融させる。これによって
溶けた位置決めバンプ２の一部はスルーホール５内に侵
入する。
■０位置決めバンプ２がスルーホール５内に侵入したこ
とによって、半田バンプ部品１５とプリント板２０は互
いに位置決めされる。この時、信号端子用パッド１上に
配置されている小径の接続用バンプ３はプリント板２０
のリフローパッド１８と漸く接触状態になる。
■、全全体ペーパー加熱する。これによって接続用バン
プ３が溶融し、信号端子用パッド１とリフローパッド１
８とを第３図（Ｃ）に示すように接合する。
なお、接続用バンプ３がこの状態になった時には位置決
めバンプ２はスルーホール５内を完全に満たす位置まで
上昇している。
■、この時点でペーパー加熱を停止し、冷却後にこれを
取り出す。
以上の実施例は、位置決めバンプ２と接続用バンプ３の
両方をパッケージ１０側に配置した形にしているが、こ
れらをプリント板２０側に配置するようにしてもかまわ
ない。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、ガイド
治具等の位置決め治具を用いることなしに半田バンプ部
品をプリント板に正確に位置決めできる上、半田付は中
に半田バンプ部品が治具等に影響されてズレルようなこ
とが無いため、作業効率と品質の向上に責するところが
頗る大である。
【図面の簡単な説明】
第１図（ａ）と（ト））は本発明に用いる半田バンプ部
品の一構成例を示す平面図とそのＡ−Ａ線部の断面形状
を示す要部側断面図、 第２図は本発明に用いるプリント板の一構成例を示す要
部斜視図、 第３図（ａ）と（ｂｌと（Ｃ）は本発明による実装方法
を示す要部側断面図、 第４図（ａ）とｆｂ）と（Ｃ）は従来の半田バンプ部品
の構成例を示す斜視図と平面図とそのＢ−Ｂ線部の断面
形状を示す要部側断面図、 第５図従来のプリン１〜板の一構成例を示す要部斜視図
、 第６図は従来の半田バンプ部品の実装方法の一例を示す
要部側断面図である。 図において、■は信号端子用パッド、 ２は位置決めバンプ、 ３は接続用バンプ、 ５はスルーホール、 １０はパッケージ、 １５と２５は半田バンプ部品、 １８はリフローパッド、 １９は位置決め用パッド、 ２０と４０はプリント板、 ３０はガイド治具、 をそれぞれ示す。 （α） （Ｃ） 半発朗１；ｊ３寅装方址Ｃイ図 第３図 ２１発口耳ｔ；１１翫・１八シク°八”＞７’書Ｐ８１
の−を驚Ｊ久゛づ列閏第１図 ＪｆＥ’Ｊ（＋４１＋・ｓ＞　ソｚｋｚ！＊−ＪＡＲ：
イｆ−ＪＱζ］第２図 ＬＡミＪＩＩＩＩ父ン＞９品ら一蹟へ゛づ列Ｇワ第４図

Claims (1)

    【特許請求の範囲】
  1. パッケージ（１０）の面に複数個の信号端子用パッド（
    １）を有して成る半田バンプ部品（１５）をプリント板
    （２０）等に実装する際に適用される方法であって、前
    記半田バンプ部品（１５）側のパッケージ（１０）には
    当該パッケージ（１０）の下面から上面に貫通するスル
    ーホール（５）を設け、前記プリント板（２０）側には
    該スルーホール（５）に対応する位置決め用パッド（１
    ９）を設け、前記半田バンプ部品（１５）をプリント板
    （２０）に実装するに際しては、前記スルーホール（５
    ）と位置決め用パッド（１９）間に位置決めバンプ（２
    ）を配置し、前記信号端子用パッド（１）と前記プリン
    ト板（２０）のリフローパッド（１８）間には該位置決
    めバンプ（２）よりも小径の接続用バンプ（３）を配置
    するようにしたことを特徴とする半田バンプ部品の実装
    方法。
JP63321300A 1988-12-19 1988-12-19 半田バンプ部品の実装方法 Expired - Fee Related JP2555720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321300A JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321300A JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Publications (2)

Publication Number Publication Date
JPH02164045A true JPH02164045A (ja) 1990-06-25
JP2555720B2 JP2555720B2 (ja) 1996-11-20

Family

ID=18131036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321300A Expired - Fee Related JP2555720B2 (ja) 1988-12-19 1988-12-19 半田バンプ部品の実装方法

Country Status (1)

Country Link
JP (1) JP2555720B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314355A (ja) * 1991-04-12 1992-11-05 Nec Corp チップキャリア及びその半田付け方法
EP0651937A4 (en) * 1992-06-19 1995-08-30 Motorola Inc AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT.
JP2009054611A (ja) 2007-08-23 2009-03-12 Fujitsu Ltd 実装構造体、その製造方法、半導体装置およびその製造方法
US7545044B2 (en) 2003-02-24 2009-06-09 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it
US7663113B2 (en) 2003-02-27 2010-02-16 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it
US7838994B2 (en) 2003-02-24 2010-11-23 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04314355A (ja) * 1991-04-12 1992-11-05 Nec Corp チップキャリア及びその半田付け方法
EP0651937A4 (en) * 1992-06-19 1995-08-30 Motorola Inc AUTOMATIC ALIGNMENT ELECTRICAL CONTACT ARRANGEMENT.
US7545044B2 (en) 2003-02-24 2009-06-09 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it
US7838994B2 (en) 2003-02-24 2010-11-23 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it
US7663113B2 (en) 2003-02-27 2010-02-16 Hamamatsu Photonics K.K. Semiconductor device and radiation detector employing it
JP2009054611A (ja) 2007-08-23 2009-03-12 Fujitsu Ltd 実装構造体、その製造方法、半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2555720B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
US5294039A (en) Plated compliant lead
US4827611A (en) Compliant S-leads for chip carriers
JPS6076189A (ja) 集積回路パツケージのアラインメントの方法
US4885841A (en) Vibrational method of aligning the leads of surface-mount electronic components with the mounting pads of printed circuit boards during the molten solder mounting process
US5109269A (en) Method and means for positioning surface mounted electronic components on a printed wiring board
JPH01217993A (ja) 半導体装置
JPH02164045A (ja) 半田バンプ部品の実装方法
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JPH02122556A (ja) 半導体装置の実装方法
JPH01128532A (ja) 半導体装置の製造方法
JPH0319389A (ja) プリント回路基板
JPH01230292A (ja) 表面実装部品の半田付け方法
JPS59118269A (ja) ピンろう接方法
JP2002026482A (ja) 電子部品の実装構造
JPS63150994A (ja) 表面実装用部品の押え機構
JPS63284890A (ja) 電子部品の実装方法
WO2022259619A1 (ja) 電子制御装置および電子制御装置の製造方法
JPH01152637A (ja) 半導体素子の実装方法
KR970018435A (ko) 반도체 패키지 실장방법
JPH0642372Y2 (ja) 混成集積回路装置
JPS6355189B2 (ja)
JPH04155887A (ja) 部品実装方法
JPH04357857A (ja) 半導体装置及びそれを搭載する回路基板
JPS61263191A (ja) 電子部品の実装方法
JPH08111581A (ja) ボールグリッドアレイプリント配線板の半田付け方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees