JPH02162820A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH02162820A JPH02162820A JP63317467A JP31746788A JPH02162820A JP H02162820 A JPH02162820 A JP H02162820A JP 63317467 A JP63317467 A JP 63317467A JP 31746788 A JP31746788 A JP 31746788A JP H02162820 A JPH02162820 A JP H02162820A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon resistor
- mos capacitor
- capacitor
- circuit
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はポリシリコン抵抗とＭＯＳキャパシターを用い
た発振回路に関する。
た発振回路に関する。
従来の技術
近年、大容量ダイナミックＲＡ Ｍなどにおいて、リフ
レッシュタイマー回路に発振回路が使用されるようにな
ってきた。
レッシュタイマー回路に発振回路が使用されるようにな
ってきた。
以下、このような目的に使用される従来の発振回路につ
いて説明する。
いて説明する。
第４図は、従来の半導体集積回路装置の発振回路のブロ
ック図であり、Ｃｏ 、Ｃ，、はキャパシターで、キャ
パシターＣｏの容量値はキャパシターＣ２の容量値に比
べて大きい。キャパシター０２の一端はリングオシレー
タ７からの信号で切換え制御される２点式スイッチ８の
共通接点に接続されている。スイッチ８の一方のスイッ
チ端子９は接地され、もう一方のスイッチ端子１０はキ
ャパシターＣｏの一端と接続点Ｎ３で接続されている。
ック図であり、Ｃｏ 、Ｃ，、はキャパシターで、キャ
パシターＣｏの容量値はキャパシターＣ２の容量値に比
べて大きい。キャパシター０２の一端はリングオシレー
タ７からの信号で切換え制御される２点式スイッチ８の
共通接点に接続されている。スイッチ８の一方のスイッ
チ端子９は接地され、もう一方のスイッチ端子１０はキ
ャパシターＣｏの一端と接続点Ｎ３で接続されている。
またこの接続点Ｎ３は、プリチャージ回路１１と制御回
路１２にも接続されている。プリチャージ回路１１は制
御回路１２の出力で制御される。
路１２にも接続されている。プリチャージ回路１１は制
御回路１２の出力で制御される。
以上のように構成された半導体集積回路装置の発振回路
について、以下その動作を説明する。
について、以下その動作を説明する。
プリチャージ回路１１によって、キャパシターＣｏに電
荷が蓄積されると、リングオシレータ７の出力信号Ｏ３
Ｃが高電位レベル、又は低電位レベルに変化するのに同
期してスイッチ８がスイッチ端子９（ＩＩＩ、１０側に
交互に接続され、キャパシターＣｏに蓄積されていた電
荷が放電されていく。この時リングオシレータ７の出力
信号Ｏ８Ｃの周期はキャパシターＣｏに蓄積されている
電荷を間欠的にキャパシターＣ２に転送するのに要する
時間、およびキャパシター０２に転送された電荷を放電
するのに要する時間を考慮して適切な周期に設定されて
いる。キャパシターＣＯに蓄積されていた電荷が放電さ
れてい（ことによって、接続点Ｎ３の電位が高電位から
徐々に下がり始め、ある一定の電位になると、制御回路
１２が動作し、プリチャージ回路１１に制卸信号が送ら
れ、再びキャパシターＣＯに電荷が蓄積される。
荷が蓄積されると、リングオシレータ７の出力信号Ｏ３
Ｃが高電位レベル、又は低電位レベルに変化するのに同
期してスイッチ８がスイッチ端子９（ＩＩＩ、１０側に
交互に接続され、キャパシターＣｏに蓄積されていた電
荷が放電されていく。この時リングオシレータ７の出力
信号Ｏ８Ｃの周期はキャパシターＣｏに蓄積されている
電荷を間欠的にキャパシターＣ２に転送するのに要する
時間、およびキャパシター０２に転送された電荷を放電
するのに要する時間を考慮して適切な周期に設定されて
いる。キャパシターＣＯに蓄積されていた電荷が放電さ
れてい（ことによって、接続点Ｎ３の電位が高電位から
徐々に下がり始め、ある一定の電位になると、制御回路
１２が動作し、プリチャージ回路１１に制卸信号が送ら
れ、再びキャパシターＣＯに電荷が蓄積される。
発明が解決しようとする課題
上述した発振回路では、リングオシレータ７を用いるた
めに発振周波数の電源電圧依存性が高く、また消費電力
も大きくなるという問題点を有していた。
めに発振周波数の電源電圧依存性が高く、また消費電力
も大きくなるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、発振周波
数の電源電圧依存性を小さくするとともに消費電力も減
少させることのできる発振回路を提供することを目的と
する。
数の電源電圧依存性を小さくするとともに消費電力も減
少させることのできる発振回路を提供することを目的と
する。
課題を解決するための手段
この目的を達成するために本発明の発振回路はインバー
タからなる出力回路の入力、出力端子間に数百にΩ以上
の抵抗値をもつポリシリコン抵抗とポリシリコン抵抗の
分布静電容量値の数倍〜士数倍の静電容量値をもつＭＯ
Ｓキャパシターとを直列に接続し、その接続点の信号を
出力回路の入力端子にフィードバックする回路手段を備
えた構成をとる。
タからなる出力回路の入力、出力端子間に数百にΩ以上
の抵抗値をもつポリシリコン抵抗とポリシリコン抵抗の
分布静電容量値の数倍〜士数倍の静電容量値をもつＭＯ
Ｓキャパシターとを直列に接続し、その接続点の信号を
出力回路の入力端子にフィードバックする回路手段を備
えた構成をとる。
作用
この構成によって、ポリシリコン抵抗の抵抗値とＭ Ｏ
Ｓキャパシターの容量値の積で決まる特定数で発振する
発振回路の発振周波数を安定的、かつ、低消費電力で供
給することができる。
Ｓキャパシターの容量値の積で決まる特定数で発振する
発振回路の発振周波数を安定的、かつ、低消費電力で供
給することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における発振回路を示すもの
であり、１〜３はインバータ、４は数百にΩ以上の抵抗
値Ｒ１をもつポリシリコン抵抗、５はポリシリコン抵抗
４の分布静電容量値の数倍〜十数倍の静電容量値Ｃ！を
もつＭＯＳキャパシター、Ｎ、、Ｎ２は接続点、ＤＩは
出力端子である。インバータ１の出力段である出力端子
りと入力段である接続点Ｎ、との間にポリシリコン抵抗
４とＭＯＳキャパシター５とがこの順序で直列に接続さ
れている。そしてこのポリシリコン抵抗４とＭＯＳキャ
パシター５の接続点Ｎ２と接続点Ｎ１の間にインバータ
２，３が直列に接続されている。
であり、１〜３はインバータ、４は数百にΩ以上の抵抗
値Ｒ１をもつポリシリコン抵抗、５はポリシリコン抵抗
４の分布静電容量値の数倍〜十数倍の静電容量値Ｃ！を
もつＭＯＳキャパシター、Ｎ、、Ｎ２は接続点、ＤＩは
出力端子である。インバータ１の出力段である出力端子
りと入力段である接続点Ｎ、との間にポリシリコン抵抗
４とＭＯＳキャパシター５とがこの順序で直列に接続さ
れている。そしてこのポリシリコン抵抗４とＭＯＳキャ
パシター５の接続点Ｎ２と接続点Ｎ１の間にインバータ
２，３が直列に接続されている。
上記のような構成の発振回路について以下その動作を説
明する。
明する。
第２図は接続点Ｎ１およびＮ２ 、インバータ１の出力
端子Ｄ１の電位波形を示す。
端子Ｄ１の電位波形を示す。
接続点Ｎ２および接続点Ｎ１の電位が共に高電位である
時、ＭＯＳキャパシター５に蓄積されていた電荷はイン
バータ１を介して、時定数Ｃ！Ｒ１で放電される。ＭＯ
Ｓキャパシター０１の電荷が放電されるに従って、接続
点Ｎ２の電位も下がる。接続点Ｎ２の電位がインバータ
２を反転させるまで下がるとインバータ２，３が反転し
、接続点Ｎ！の電位が低電位に反転する。ここでインバ
ータ１が駆動され出力端子ＤＩは低電位から高電位に反
転し、ＭＯＳキャパシター５に電荷が蓄積される。ＭＯ
Ｓキャパシター５に電荷が蓄積されるに従って、接続点
Ｎ２の電位が再び高電位になる。このような動作が繰り
返され、出力端子Ｄ１には、時定数Ｃ＋、Ｒ＋ で決ま
る周期を持つパルス波が出力される。
時、ＭＯＳキャパシター５に蓄積されていた電荷はイン
バータ１を介して、時定数Ｃ！Ｒ１で放電される。ＭＯ
Ｓキャパシター０１の電荷が放電されるに従って、接続
点Ｎ２の電位も下がる。接続点Ｎ２の電位がインバータ
２を反転させるまで下がるとインバータ２，３が反転し
、接続点Ｎ！の電位が低電位に反転する。ここでインバ
ータ１が駆動され出力端子ＤＩは低電位から高電位に反
転し、ＭＯＳキャパシター５に電荷が蓄積される。ＭＯ
Ｓキャパシター５に電荷が蓄積されるに従って、接続点
Ｎ２の電位が再び高電位になる。このような動作が繰り
返され、出力端子Ｄ１には、時定数Ｃ＋、Ｒ＋ で決ま
る周期を持つパルス波が出力される。
発振周期がＭＯＳキャパシター５とポリシリコン抵抗４
の値に依存して決まるので、従来のリングオシレータを
用いるものに比べて発振周波数の電源電圧依存性が少な
くなる。
の値に依存して決まるので、従来のリングオシレータを
用いるものに比べて発振周波数の電源電圧依存性が少な
くなる。
第３図はＭＯＳキャパシター５の容量値Ｃを４０ＰＦ、
ポリシリコン抵抗４の抵抗値Ｒ＋を５００にΩにしたと
きの室温での発振周波数の電源電圧依存性を示したもの
である。
ポリシリコン抵抗４の抵抗値Ｒ＋を５００にΩにしたと
きの室温での発振周波数の電源電圧依存性を示したもの
である。
この発振回路の発振周期Ｔは、近似的に次式のように求
まる。
まる。
Ｔ ＝ ２．２・Ｃ１・Ｒ１・・・・・・（１）また、
発振周波数 は、発振周期Ｔの逆数であるから、充放電
電流は電源電圧をＶＣＣとすると、１＝２・Ｃ１・ｖｃ
ｃ・ となる。
発振周波数 は、発振周期Ｔの逆数であるから、充放電
電流は電源電圧をＶＣＣとすると、１＝２・Ｃ１・ｖｃ
ｃ・ となる。
この構成においては発振回路の消費電流の多くが、ＭＯ
Ｓキャパシター５とポリシリコン抵抗４の充放電電流に
よって占められており、Ｃ２）式より、ポリシリコン抵
抗４の抵抗値Ｒ１を大きくすれば、充放電電流は小さ（
なる。実際には、ポリシリコン抵抗４には分布静電容量
が存在する。この分布静電容量が無視できる程にＭＯＳ
キャパシター５の容量値は大きくなければならないがレ
イアウト面から考えて最適なＣ＋Ｒ＋の値が存在する。
Ｓキャパシター５とポリシリコン抵抗４の充放電電流に
よって占められており、Ｃ２）式より、ポリシリコン抵
抗４の抵抗値Ｒ１を大きくすれば、充放電電流は小さ（
なる。実際には、ポリシリコン抵抗４には分布静電容量
が存在する。この分布静電容量が無視できる程にＭＯＳ
キャパシター５の容量値は大きくなければならないがレ
イアウト面から考えて最適なＣ＋Ｒ＋の値が存在する。
実験によれば、抵抗値数百にΩ以上のポリシリコン抵抗
４と、ポリシリコン抵抗４の分布静電容量値の数倍〜十
数倍の容量値をもつＭＯＳキャパシター５を使用するこ
とにより従来のリングオシレータを使用するものに比べ
十分に消費電力を減らすことができる。
４と、ポリシリコン抵抗４の分布静電容量値の数倍〜十
数倍の容量値をもつＭＯＳキャパシター５を使用するこ
とにより従来のリングオシレータを使用するものに比べ
十分に消費電力を減らすことができる。
なお、前記実施例では第１図に示すようにインバータ１
の出力段である出力端子Ｄ１の信号を再びインバータ１
の入力段にフィードバックする回路手段を接続点Ｎｌ
、Ｎ２の間にインバータ２゜３の直列２段で構成した
が、これに限る必要はな（、フィードバックする回路手
段のインバータは偶数段であれば何段でもよい。
の出力段である出力端子Ｄ１の信号を再びインバータ１
の入力段にフィードバックする回路手段を接続点Ｎｌ
、Ｎ２の間にインバータ２゜３の直列２段で構成した
が、これに限る必要はな（、フィードバックする回路手
段のインバータは偶数段であれば何段でもよい。
発明の効果
以上のように本発明によればポリシリコン抵抗値として
数百にΩ以上の値を持ち、ＭＯＳキャパシターとして、
前記ポリシリコン抵抗の分布静電容量値の数倍〜士数倍
の静電容量値をもつ回路で決まる時定数ＣＲで発振する
発振回路を使用することにより、発振回路の発振周波数
を電源電圧依存性が少なく、かつ低消費電力で供給でき
る。
数百にΩ以上の値を持ち、ＭＯＳキャパシターとして、
前記ポリシリコン抵抗の分布静電容量値の数倍〜士数倍
の静電容量値をもつ回路で決まる時定数ＣＲで発振する
発振回路を使用することにより、発振回路の発振周波数
を電源電圧依存性が少なく、かつ低消費電力で供給でき
る。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す回路図内の各点における電位波形図、第３図は
第１図に示す発振回路における発振周波数の電源電圧依
存性を示す図、第４図は従来の発振回路のブロック図で
ある。 １．２．３・・・・・・インバータ、４・・・・・・ポ
リシリコン抵抗、５・・・・・・ＭＯＳキャパシター
８・・・・・・２点式スイッチ、９，１０・・・・・・
スイッチ端子、１１・・・・・・プリチャージ回路、１
２・・・・・・制御回路、Ｃｏ、Ｃ，・・・・・・キャ
パシター、Ｄｌ・・・・・・出力端子、Ｎ、、Ｎ２ 、
Ｎ３・・・・・・接続点。 １１１図 第２図 人、！３−一インバ一タ 第３図 チ ［ＫＨｄ ｃｃ ＶＪ 第 図
図に示す回路図内の各点における電位波形図、第３図は
第１図に示す発振回路における発振周波数の電源電圧依
存性を示す図、第４図は従来の発振回路のブロック図で
ある。 １．２．３・・・・・・インバータ、４・・・・・・ポ
リシリコン抵抗、５・・・・・・ＭＯＳキャパシター
８・・・・・・２点式スイッチ、９，１０・・・・・・
スイッチ端子、１１・・・・・・プリチャージ回路、１
２・・・・・・制御回路、Ｃｏ、Ｃ，・・・・・・キャ
パシター、Ｄｌ・・・・・・出力端子、Ｎ、、Ｎ２ 、
Ｎ３・・・・・・接続点。 １１１図 第２図 人、！３−一インバ一タ 第３図 チ ［ＫＨｄ ｃｃ ＶＪ 第 図
Claims (1)
- インバータ１段又は複数段からなる出力回路の出力段と
入力段との間に、ポリシリコン抵抗とＭＯＳキャパシタ
ーを直列に接続し、なおかつ、前記ポリシリコン抵抗と
前記ＭＯＳキャパシターの時定数で決定される一定時間
ののちに、前記ポリシリコン抵抗と前記ＭＯＳキャパシ
ターとの共通接点の信号の同相又は逆相信号を前記出力
回路の入力段にフィードバックする回路手段を備え、前
記ポリシリコン抵抗の抵抗値が数百ＫΩ以上の値であり
、かつ前記ＭＯＳキャパシターの静電容量値が前記ポリ
シリコン抵抗の分布静電容量値の数倍〜十数倍の値であ
ることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317467A JPH02162820A (ja) | 1988-12-15 | 1988-12-15 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317467A JPH02162820A (ja) | 1988-12-15 | 1988-12-15 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162820A true JPH02162820A (ja) | 1990-06-22 |
Family
ID=18088556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317467A Pending JPH02162820A (ja) | 1988-12-15 | 1988-12-15 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362967A (en) * | 1976-11-18 | 1978-06-05 | Toshiba Corp | Cr oscillator |
| JPS5787619A (en) * | 1980-11-20 | 1982-06-01 | Ricoh Elemex Corp | Cr oscillating circuit |
-
1988
- 1988-12-15 JP JP63317467A patent/JPH02162820A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362967A (en) * | 1976-11-18 | 1978-06-05 | Toshiba Corp | Cr oscillator |
| JPS5787619A (en) * | 1980-11-20 | 1982-06-01 | Ricoh Elemex Corp | Cr oscillating circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
| US8191247B2 (en) | 2005-06-21 | 2012-06-05 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005227B1 (ko) | 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로 | |
| US5532653A (en) | Supply voltage compensated charge pump oscillator | |
| EP0735677B1 (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
| US6833745B2 (en) | Signal generator for charge pump in an integrated circuit | |
| CN112953526B (zh) | 一种环形振荡电路、方法以及集成芯片 | |
| KR950002234A (ko) | 안정된 부성 전위를 발생시키기 위한 전압 발생기 회로 | |
| US4513258A (en) | Single input oscillator circuit | |
| CN111033274B (zh) | 低功率低占空比开关电容器分压器 | |
| JPH02162820A (ja) | 発振回路 | |
| JPS5686509A (en) | Voltage controlled oscillator | |
| US4465983A (en) | CMOS Oscillator having positive feedback capacitor charged and discharged with constant currents | |
| JPH0677781A (ja) | 発振回路 | |
| KR100431337B1 (ko) | 소프트스타트업발진회로 | |
| KR960001076B1 (ko) | 발진 유도 회로 | |
| JPH0964700A (ja) | Ｒｃ発振回路 | |
| JPH06224705A (ja) | 発振回路 | |
| US6384656B1 (en) | Stable frequency clock generator | |
| KR900007012Y1 (ko) | Rc 발진기 | |
| JPS5936036Y2 (ja) | Ｃｍｏｓ発振回路 | |
| KR0167612B1 (ko) | 무안정 멀티바이브레이터 | |
| JPS59216063A (ja) | ピ−ク・ホ−ルド回路 | |
| JPH09107273A (ja) | パルス発振器 | |
| JPH0494210A (ja) | 電圧制御発振回路 | |
| JPH048668Y2 (ja) | ||
| KR900006543Y1 (ko) | 전압 조절 발진회로 |