JPH0677781A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0677781A JPH0677781A JP4083508A JP8350892A JPH0677781A JP H0677781 A JPH0677781 A JP H0677781A JP 4083508 A JP4083508 A JP 4083508A JP 8350892 A JP8350892 A JP 8350892A JP H0677781 A JPH0677781 A JP H0677781A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- circuit
- output
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路のディレイを低減して高発振周波数化が
可能な発振回路を提供することである。 【構成】 １１は第１キャパシタ、２１は第２キャパシ
タである。１２は第１キャパシタ１１の電荷を充放電す
る第１充放電回路であり、電流源Ｉ１、ＰチャネルＭＯ
ＳトランジスタＴＰ１およびＮチャネルＭＯＳトランジ
スタＴＮ１から構成されている。２２は第２キャパシタ
２１の電荷を充放電する第２充放電回路であり、定電流
源Ｉ２、ＰチャネルＭＯＳトランジスタＴＰ２およびＮ
チャネルＭＯＳトランジスタＴＮ２から構成されてい
る。１３は第１論理回路、２３は第２論理回路であり、
両者により実質的にＲＳフリップフロップが構成され
る。
可能な発振回路を提供することである。 【構成】 １１は第１キャパシタ、２１は第２キャパシ
タである。１２は第１キャパシタ１１の電荷を充放電す
る第１充放電回路であり、電流源Ｉ１、ＰチャネルＭＯ
ＳトランジスタＴＰ１およびＮチャネルＭＯＳトランジ
スタＴＮ１から構成されている。２２は第２キャパシタ
２１の電荷を充放電する第２充放電回路であり、定電流
源Ｉ２、ＰチャネルＭＯＳトランジスタＴＰ２およびＮ
チャネルＭＯＳトランジスタＴＮ２から構成されてい
る。１３は第１論理回路、２３は第２論理回路であり、
両者により実質的にＲＳフリップフロップが構成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＣＯ（電圧制御発振
器）等に用いる発振回路に関する。
器）等に用いる発振回路に関する。
【０００２】
【従来の技術】図７は、従来のＶＣＯを示した電気回路
図である。５１はキャパシタ、５２はＰチャネルＭＯＳ
トランジスタ、５３はＮチャネルＭＯＳトランジスタ、
５４および５５は定電流源、５６および５７はシュミッ
トトリガ型インバータ、５８および５９は抵抗である。
図８は、キャパシタ５１の発振波形（充放電波形）を示
したものである。すなわち、キャパシタ５１の充電電圧
がシュミットトリガ型インバータ５６のスレッショルド
電圧ＶTHを越えるとキャパシタ５１は放電状態に移行
し、キャパシタ５１の放電電圧がシュミットトリガ型イ
ンバータ５６のスレッショルド電圧ＶTLを越えるとキャ
パシタ５１は充電状態に移行し、発振動作が得られる。
図である。５１はキャパシタ、５２はＰチャネルＭＯＳ
トランジスタ、５３はＮチャネルＭＯＳトランジスタ、
５４および５５は定電流源、５６および５７はシュミッ
トトリガ型インバータ、５８および５９は抵抗である。
図８は、キャパシタ５１の発振波形（充放電波形）を示
したものである。すなわち、キャパシタ５１の充電電圧
がシュミットトリガ型インバータ５６のスレッショルド
電圧ＶTHを越えるとキャパシタ５１は放電状態に移行
し、キャパシタ５１の放電電圧がシュミットトリガ型イ
ンバータ５６のスレッショルド電圧ＶTLを越えるとキャ
パシタ５１は充電状態に移行し、発振動作が得られる。
【０００３】
【発明が解決しようとする課題】上記従来例では、オー
バーシュートよるディレイが生じるため、発振周波数を
高くすることが困難であった。
バーシュートよるディレイが生じるため、発振周波数を
高くすることが困難であった。
【０００４】本発明の目的は、回路のディレイを低減し
て高発振周波数化が可能な発振回路を提供することであ
る。
て高発振周波数化が可能な発振回路を提供することであ
る。
【０００５】
【課題を解決するための手段】本発明における発振回路
は、第１キャパシタと、上記第１キャパシタを充放電す
る第１充放電回路と、第２キャパシタと、上記第２キャ
パシタを充放電する第２充放電回路と、第１論理回路
と、第２論理回路とを有する。上記第１論理回路は、上
記第１キャパシタの充電電圧が一定値に達したときに第
１出力状態へ移行するとともに該第１出力状態に基いて
上記第１充放電回路を放電状態へ移行させ、上記第２キ
ャパシタの充電電圧が一定値に達したときに上記第２論
理回路の出力を受けて第１反転出力状態へ移行するとと
もに該第１反転出力状態に基いて上記第１充放電回路を
充電状態へ移行させるものである。上記第２論理回路
は、上記第２キャパシタの充電電圧が一定値に達したと
きに第２出力状態へ移行するとともに該第２出力状態に
基いて上記第２充放電回路を放電状態へ移行させ、上記
第１キャパシタの充電電圧が一定値に達したときに上記
第１論理回路の出力を受けて第２反転出力状態へ移行す
るとともに該第２反転出力状態に基いて上記第２充放電
回路を充電状態へ移行させるものである。
は、第１キャパシタと、上記第１キャパシタを充放電す
る第１充放電回路と、第２キャパシタと、上記第２キャ
パシタを充放電する第２充放電回路と、第１論理回路
と、第２論理回路とを有する。上記第１論理回路は、上
記第１キャパシタの充電電圧が一定値に達したときに第
１出力状態へ移行するとともに該第１出力状態に基いて
上記第１充放電回路を放電状態へ移行させ、上記第２キ
ャパシタの充電電圧が一定値に達したときに上記第２論
理回路の出力を受けて第１反転出力状態へ移行するとと
もに該第１反転出力状態に基いて上記第１充放電回路を
充電状態へ移行させるものである。上記第２論理回路
は、上記第２キャパシタの充電電圧が一定値に達したと
きに第２出力状態へ移行するとともに該第２出力状態に
基いて上記第２充放電回路を放電状態へ移行させ、上記
第１キャパシタの充電電圧が一定値に達したときに上記
第１論理回路の出力を受けて第２反転出力状態へ移行す
るとともに該第２反転出力状態に基いて上記第２充放電
回路を充電状態へ移行させるものである。
【０００６】
【実施例】図１は、第１実施例を示した電気回路図であ
る。
る。
【０００７】１１は第１キャパシタ、２１は第２キャパ
シタである。１２は第１キャパシタ１１の電荷を充放電
する第１充放電回路であり、電流源Ｉ１、ＰチャネルＭ
ＯＳトランジスタＴＰ１およびＮチャネルＭＯＳトラン
ジスタＴＮ１から構成されている。２２は第２キャパシ
タ２１の電荷を充放電する第２充放電回路であり、定電
流源Ｉ２、ＰチャネルＭＯＳトランジスタＴＰ２および
ＮチャネルＭＯＳトランジスタＴＮ２から構成されてい
る。１３は第１論理回路、２３は第２論理回路であり、
両者により実質的にＲＳフリップフロップが構成され
る。以上の各構成要素は同一の集積回路内に形成されて
いる（第１キャパシタ１１および第２キャパシタ２１は
外付けでもよい。）。
シタである。１２は第１キャパシタ１１の電荷を充放電
する第１充放電回路であり、電流源Ｉ１、ＰチャネルＭ
ＯＳトランジスタＴＰ１およびＮチャネルＭＯＳトラン
ジスタＴＮ１から構成されている。２２は第２キャパシ
タ２１の電荷を充放電する第２充放電回路であり、定電
流源Ｉ２、ＰチャネルＭＯＳトランジスタＴＰ２および
ＮチャネルＭＯＳトランジスタＴＮ２から構成されてい
る。１３は第１論理回路、２３は第２論理回路であり、
両者により実質的にＲＳフリップフロップが構成され
る。以上の各構成要素は同一の集積回路内に形成されて
いる（第１キャパシタ１１および第２キャパシタ２１は
外付けでもよい。）。
【０００８】つぎに、図２に示したタイミングチャ―ト
を参照して、第１実施例の動作を説明する。なお、図２
（ａ）〜（ｄ）は図１のａ〜ｄ点における電圧波形をそ
れぞれ示したものである。
を参照して、第１実施例の動作を説明する。なお、図２
（ａ）〜（ｄ）は図１のａ〜ｄ点における電圧波形をそ
れぞれ示したものである。
【０００９】まず、第１論理回路１３の出力“ｃ”の論
理値が“０”かつ第２論理回路２３の出力“ｄ”の論理
値が“１であるとして説明を開始する。このとき、Ｐチ
ャネルＭＯＳトランジスタＴＰ１がオン状態かつＮチャ
ネルＭＯＳトランジスタＴＮ１はオフ状態となってい
る。したがって、第１キャパシタ１１には、定電流源Ｉ
１からの定電流がＰチャネルＭＯＳトランジスタＴＰ１
を通して供給されるため、第１キャパシタ１１の電圧
（“ａ”の電圧）は直線的に上昇する。
理値が“０”かつ第２論理回路２３の出力“ｄ”の論理
値が“１であるとして説明を開始する。このとき、Ｐチ
ャネルＭＯＳトランジスタＴＰ１がオン状態かつＮチャ
ネルＭＯＳトランジスタＴＮ１はオフ状態となってい
る。したがって、第１キャパシタ１１には、定電流源Ｉ
１からの定電流がＰチャネルＭＯＳトランジスタＴＰ１
を通して供給されるため、第１キャパシタ１１の電圧
（“ａ”の電圧）は直線的に上昇する。
【００１０】第１キャパシタ１１の電圧（“ａ”の電
圧）がインバ―タＧ１のスレッショルド電圧ＶT1を超え
ると、第１論理回路１３の出力“ｃ”の論理値は“０”
から“１”へと移行する。その結果、ＰチャネルＭＯＳ
トランジスタＴＰ１がオフ状態かつＮチャネルＭＯＳト
ランジスタＴＮ１がオン状態となるため、第１キャパシ
タ１１の電荷がＮチャネルＭＯＳトランジスタＴＮ１を
通して放電され、“ａ”の電圧は徐々に減少する。ま
た、第２論理回路２３の出力“ｄ”の論理値は“１”か
ら“０”へと移行するため、ＰチャネルＭＯＳトランジ
スタＴＰ２がオン状態かつＮチャネルＭＯＳトランジス
タＴＮ２がオフ状態となる。したがって、第２キャパシ
タ２１には、定電流源Ｉ２からの定電流がＰチャネルＭ
ＯＳトランジスタＴＰ２を通して供給されるため、第２
キャパシタ２１の電圧（“ｂ”の電圧）は直線的に上昇
する。
圧）がインバ―タＧ１のスレッショルド電圧ＶT1を超え
ると、第１論理回路１３の出力“ｃ”の論理値は“０”
から“１”へと移行する。その結果、ＰチャネルＭＯＳ
トランジスタＴＰ１がオフ状態かつＮチャネルＭＯＳト
ランジスタＴＮ１がオン状態となるため、第１キャパシ
タ１１の電荷がＮチャネルＭＯＳトランジスタＴＮ１を
通して放電され、“ａ”の電圧は徐々に減少する。ま
た、第２論理回路２３の出力“ｄ”の論理値は“１”か
ら“０”へと移行するため、ＰチャネルＭＯＳトランジ
スタＴＰ２がオン状態かつＮチャネルＭＯＳトランジス
タＴＮ２がオフ状態となる。したがって、第２キャパシ
タ２１には、定電流源Ｉ２からの定電流がＰチャネルＭ
ＯＳトランジスタＴＰ２を通して供給されるため、第２
キャパシタ２１の電圧（“ｂ”の電圧）は直線的に上昇
する。
【００１１】第２キャパシタ２１の電圧（“ｂ”の電
圧）がインバ―タＧ２のスレッショルド電圧ＶT2を超え
ると、第２論理回路２３の出力“ｄ”の論理値は“０”
から“１”へと移行する。その結果、ＰチャネルＭＯＳ
トランジスタＴＰ２がオフ状態かつＮチャネルＭＯＳト
ランジスタＴＮ２がオン状態となるため、第２キャパシ
タ２１の電荷がＮチャネルＭＯＳトランジスタＴＮ２を
通して放電され、“ｂ”の電圧は徐々に減少する。ま
た、第１論理回路１３の出力“ｃ”の論理値は“１”か
ら“０”へと移行するため、ＰチャネルＭＯＳトランジ
スタＴＰ１がオン状態かつＮチャネルＭＯＳトランジス
タＴＮ１がオフ状態となる。
圧）がインバ―タＧ２のスレッショルド電圧ＶT2を超え
ると、第２論理回路２３の出力“ｄ”の論理値は“０”
から“１”へと移行する。その結果、ＰチャネルＭＯＳ
トランジスタＴＰ２がオフ状態かつＮチャネルＭＯＳト
ランジスタＴＮ２がオン状態となるため、第２キャパシ
タ２１の電荷がＮチャネルＭＯＳトランジスタＴＮ２を
通して放電され、“ｂ”の電圧は徐々に減少する。ま
た、第１論理回路１３の出力“ｃ”の論理値は“１”か
ら“０”へと移行するため、ＰチャネルＭＯＳトランジ
スタＴＰ１がオン状態かつＮチャネルＭＯＳトランジス
タＴＮ１がオフ状態となる。
【００１２】以後、上記の動作が繰り返され、図１の
“ｃ”および“ｄ”からは、図２（ｃ）および（ｄ）に
示すように互いに逆相の発振出力が得られる。
“ｃ”および“ｄ”からは、図２（ｃ）および（ｄ）に
示すように互いに逆相の発振出力が得られる。
【００１３】図３は、第２実施例を示した電気回路図で
ある。本実施例の構成および動作は上記第１実施例と原
理的にほぼ同様であり、第１実施例と実質的に同様の機
能を果たす構成要素には第１実施例と同一の符号を付し
ている。本実施例では、第１キャパシタ１１および第２
キャパシタ２１をプラス電源側に接続するとともに、定
電流源Ｉ１および定電流源Ｉ２を接地側に接続し、それ
に対応して第１論理回路１３および第２論理回路２３の
構成を変更している。本実施例でも、図３の第１論理回
路１３および第２論理回路１４のそれぞれの出力からは
互いに逆相の発振出力が得られる。
ある。本実施例の構成および動作は上記第１実施例と原
理的にほぼ同様であり、第１実施例と実質的に同様の機
能を果たす構成要素には第１実施例と同一の符号を付し
ている。本実施例では、第１キャパシタ１１および第２
キャパシタ２１をプラス電源側に接続するとともに、定
電流源Ｉ１および定電流源Ｉ２を接地側に接続し、それ
に対応して第１論理回路１３および第２論理回路２３の
構成を変更している。本実施例でも、図３の第１論理回
路１３および第２論理回路１４のそれぞれの出力からは
互いに逆相の発振出力が得られる。
【００１４】図４は第３実施例を示した電気回路図であ
り、図５はその動作を示したタイミングチャ―トであ
る。なお、図５（ａ）〜（ｄ）は図４のａ〜ｄ点におけ
る電圧波形をそれぞれ示したものである。本実施例の構
成および動作は上記第１実施例と原理的にほぼ同様であ
り、第１実施例と実質的に同様の機能を果たす構成要素
には第１実施例と同一の符号を付している。本実施例で
は、第１キャパシタ１１を接地側に第２キャパシタ２１
をプラス電源側にそれぞれ接続するとともに、定電流源
Ｉ１をプラス電源側に定電流源Ｉ２を接地側に接続し、
それに対応して第１論理回路１３および第２論理回路２
３の構成を変更している。このような構成により、上記
第１実施例および第２実施例とは異なり、図５（ｃ）お
よび（ｄ）に示すように互いに同相の発振出力が得られ
る。
り、図５はその動作を示したタイミングチャ―トであ
る。なお、図５（ａ）〜（ｄ）は図４のａ〜ｄ点におけ
る電圧波形をそれぞれ示したものである。本実施例の構
成および動作は上記第１実施例と原理的にほぼ同様であ
り、第１実施例と実質的に同様の機能を果たす構成要素
には第１実施例と同一の符号を付している。本実施例で
は、第１キャパシタ１１を接地側に第２キャパシタ２１
をプラス電源側にそれぞれ接続するとともに、定電流源
Ｉ１をプラス電源側に定電流源Ｉ２を接地側に接続し、
それに対応して第１論理回路１３および第２論理回路２
３の構成を変更している。このような構成により、上記
第１実施例および第２実施例とは異なり、図５（ｃ）お
よび（ｄ）に示すように互いに同相の発振出力が得られ
る。
【００１５】図６は、第４実施例を示した電気回路図で
ある。本実施例の構成および動作は上記第１実施例と原
理的にほぼ同様であり、第１実施例と実質的に同様の機
能を果たす構成要素には第１実施例と同一の符号を付し
ている。本実施例でも、図６の第１論理回路１３および
第２論理回路１４のそれぞれの出力からは互いに同相の
発振出力が得られる。
ある。本実施例の構成および動作は上記第１実施例と原
理的にほぼ同様であり、第１実施例と実質的に同様の機
能を果たす構成要素には第１実施例と同一の符号を付し
ている。本実施例でも、図６の第１論理回路１３および
第２論理回路１４のそれぞれの出力からは互いに同相の
発振出力が得られる。
【００１６】以上説明した第１〜第４実施例から明らか
なように、キャパシタ１１および２１の充電に際してオ
―バ―シュ―トはほとんど生じることはなく、回路のデ
ィレイはわずかなものとなる。
なように、キャパシタ１１および２１の充電に際してオ
―バ―シュ―トはほとんど生じることはなく、回路のデ
ィレイはわずかなものとなる。
【００１７】
【発明の効果】本発明によれば、回路のディレイを大幅
に低減できるため、発振回路の高発振周波数化が可能と
なる。したがって、ＶＣＯ（電圧制御発振器）等に効果
的に適用することができる。
に低減できるため、発振回路の高発振周波数化が可能と
なる。したがって、ＶＣＯ（電圧制御発振器）等に効果
的に適用することができる。
【図１】第１実施例を示した電気回路図である。
【図２】第１実施例の動作を示したタイミングチャ―ト
である。
である。
【図３】第２実施例を示した電気回路図である。
【図４】第３実施例を示した電気回路図である。
【図５】第３実施例の動作を示したタイミングチャ―ト
である。
である。
【図６】第４実施例を示した電気回路図である。
【図７】従来例を示した電気回路図である。
【図８】従来例の発振波形を示した図である。
１１……第１キャパシタ １２……第１充放電回路 １３……第１論理回路 ２１……第２キャパシタ ２２……第２充放電回路 ２３……第２論理回路
Claims (1)
- 【請求項１】 第１キャパシタと、 上記第１キャパシタを充放電する第１充放電回路と、 第２キャパシタと、 上記第２キャパシタを充放電する第２充放電回路と、 第１論理回路と、 第２論理回路とを有し、 上記第１論理回路は、上記第１キャパシタの充電電圧が
一定値に達したときに第１出力状態へ移行するとともに
該第１出力状態に基いて上記第１充放電回路を放電状態
へ移行させ、上記第２キャパシタの充電電圧が一定値に
達したときに上記第２論理回路の出力を受けて第１反転
出力状態へ移行するとともに該第１反転出力状態に基い
て上記第１充放電回路を充電状態へ移行させるものであ
り、 上記第２論理回路は、上記第２キャパシタの充電電圧が
一定値に達したときに第２出力状態へ移行するとともに
該第２出力状態に基いて上記第２充放電回路を放電状態
へ移行させ、上記第１キャパシタの充電電圧が一定値に
達したときに上記第１論理回路の出力を受けて第２反転
出力状態へ移行するとともに該第２反転出力状態に基い
て上記第２充放電回路を充電状態へ移行させるものであ
ることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083508A JPH0677781A (ja) | 1992-04-06 | 1992-04-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4083508A JPH0677781A (ja) | 1992-04-06 | 1992-04-06 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677781A true JPH0677781A (ja) | 1994-03-18 |
Family
ID=13804431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4083508A Pending JPH0677781A (ja) | 1992-04-06 | 1992-04-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677781A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007006421A (ja) * | 2005-06-27 | 2007-01-11 | Sharp Corp | 発振回路および電子機器 |
| JP2007288419A (ja) * | 2006-04-14 | 2007-11-01 | Seiko Epson Corp | 発振器 |
| WO2008026314A1 (fr) * | 2006-08-28 | 2008-03-06 | Rohm Co., Ltd. | Générateur d'impulsions, dispositif électronique utilisant celui-ci et procédé de génération d'impulsions |
| US8212624B2 (en) | 2008-08-07 | 2012-07-03 | Panasonic Corporation | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device |
| JP2015023349A (ja) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | 充放電型発振回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03182114A (ja) * | 1989-12-12 | 1991-08-08 | Tdk Corp | 発振回路 |
-
1992
- 1992-04-06 JP JP4083508A patent/JPH0677781A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03182114A (ja) * | 1989-12-12 | 1991-08-08 | Tdk Corp | 発振回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007006421A (ja) * | 2005-06-27 | 2007-01-11 | Sharp Corp | 発振回路および電子機器 |
| JP4641221B2 (ja) * | 2005-06-27 | 2011-03-02 | シャープ株式会社 | 発振回路および電子機器 |
| JP2007288419A (ja) * | 2006-04-14 | 2007-11-01 | Seiko Epson Corp | 発振器 |
| WO2008026314A1 (fr) * | 2006-08-28 | 2008-03-06 | Rohm Co., Ltd. | Générateur d'impulsions, dispositif électronique utilisant celui-ci et procédé de génération d'impulsions |
| JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
| US8004338B2 (en) | 2006-08-28 | 2011-08-23 | Rohm Co., Ltd. | Pulse generator |
| US8212624B2 (en) | 2008-08-07 | 2012-07-03 | Panasonic Corporation | Reference frequency generation circuit, semiconductor integrated circuit, and electronic device |
| JP2015023349A (ja) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | 充放電型発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426384A (en) | Voltage controlled oscillator (VCO) with symmetrical output and logic gate for use in same | |
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| US5319323A (en) | Power supply compensated MOS Schmitt trigger oscillator | |
| EP0053014A1 (en) | Clock generator circuit | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| JP3721360B2 (ja) | 周期的な信号を生成するための電気回路 | |
| KR100293769B1 (ko) | 전하 펌핑 회로 및 pll 주파수 합성기 | |
| JP2023552890A (ja) | Ｒｃ発振回路 | |
| US5341113A (en) | Voltage controlled oscillator having a 50% duty cycle | |
| US5469110A (en) | Charge pumping circuit using non-overlapping clock control | |
| EP0641078B1 (en) | Ring oscillator circuit for VCO with frequency-independent duty cycle | |
| JPH0677781A (ja) | 発振回路 | |
| US4283690A (en) | Low power CMOS oscillator | |
| JPS6046610A (ja) | 単一入力発振回路 | |
| US20040189358A1 (en) | Power-on reset circuit and method for low-voltage chips | |
| US6091271A (en) | Frequency doubling method and apparatus | |
| CN115276615B (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
| JPH0254698B2 (ja) | ||
| JP3406613B2 (ja) | 三角波発振回路 | |
| US5923201A (en) | Clock signal generating circuit | |
| JPH0427729B2 (ja) | ||
| JP3345209B2 (ja) | 逓倍回路 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| KR100254824B1 (ko) | 위상 비교기 | |
| US11669125B1 (en) | Clock generation circuit |