[go: up one dir, main page]

JPH02162723A - 半導体構造物の製造法 - Google Patents

半導体構造物の製造法

Info

Publication number
JPH02162723A
JPH02162723A JP1258633A JP25863389A JPH02162723A JP H02162723 A JPH02162723 A JP H02162723A JP 1258633 A JP1258633 A JP 1258633A JP 25863389 A JP25863389 A JP 25863389A JP H02162723 A JPH02162723 A JP H02162723A
Authority
JP
Japan
Prior art keywords
nitrogen
layer
refractory metal
substrate
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1258633A
Other languages
English (en)
Inventor
Henry Berger
ヘンリー・バーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Messer LLC
Original Assignee
BOC Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOC Group Inc filed Critical BOC Group Inc
Publication of JPH02162723A publication Critical patent/JPH02162723A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体製造の分野における改良に関する。さ
らに詳細には、本発明は、半導体基板上に耐熱金属ケイ
化物の層を作製するための改良された方法に関する。
（関連出願） 本特許出願は、１９８８年１０月３日付は提出の米国特
許出願筒０７／２５２．８４４号明細書の一部継続出願
である。
（従来の技術） 多結晶質シリコン（ポリシリコン）及びアルミニウムは
、絶縁ゲート電界効果トランジスター（ＩＧＦ！！Ｔ）
集積回路との接続部を形成するのに使用される重要な物
質である。耐熱金属ケイ化物は、ＩＧＰＥＴゲート構造
物（ポリシリコン）及び通常はアルミニウム線によって
接続されているドープしたシリコンソース区域とドレイ
ン区域の電気収縮抵抗（ｅｌｅｃｔｒｉｃａｌ　ｃｏｎ
ｔｒａｃｔ　ｒｅｓｉｓｔａｎｃｅ）を低下させるため
のオーバーレイヤー（０νｅｒｌａｙｅｒ）として従来
使用されている。
ＩＧＦＥＴデバイス製造時における耐熱金属ケイ化物構
造物の形成は、“ポリサイド（ｐｏｌｙｃｉｄｅ）’（
パターン化されたケイ化物層がポリシリコンゲート区域
に対して自己整列している）、あるいは“サリサイド（
ｓａｌｌｃｉｄｅ）”（パターン化されたケイ化物層が
ゲート区域及び隣接のソース・ドレイン区域に対して自
己整列している）と呼ばれている。いずれの構造物の形
成においても、耐熱金属（好ましくはチタン）の層がＩ
ＧＦＥＴデバイス構造物上に低圧下にて付着され、次い
で耐熱金属をケイ化物に変えるために周囲雰囲気（通常
は窒素雰囲気）においてアニール又は焼結される。アニ
ール工程時において周囲ガス中に酸素不純物が存在する
と問題が生じる（特に１．耐熱金属がチタンである場合
がそうである）、なぜなら、チタンは酸素と容易に反応
して酸化物を形成するからである０Ｍ化チタンは高い抵
抗を有し、パターン層を形成するのに必要なその後の各
工程にとって障害となる。
酸素を含まないケイ化チタンを真空蒸着によって付着さ
せる方法については、Ｓ、アーマド（Ａｈｅａｄ）らに
よる「“真空蒸着を使用して酸素非含有のケイ化チタン
皮膜を付着させる簡便な方法”、　Ｔｈ１ｎＳｏｌｉｄ
　Ｆｉｌｍｓ　　１４３．　ｐｐ　１５５−１６２（１
９８６）Ｊに説明されている０本方法は、交互のチタン
層とシリコン層を有する複合フィルムを形成する工程、
及びアニール工程時の酸素による汚染を防止するために
この複合フィルムにシリコンの厚い保護剤層をオーバー
コートする工程を含む。
耐酸化性自己整列ケイ化チタンプロセスについては、）
Ｉ−Ｈ，ツエンダ（Ｔｓｅｎｇ）　らによる「“新しい
耐酸化性自己整列Ｔｉｅ！□プロセス”、　ＩＥＥＥ　
：ｒ、Ｉｙクーロンーバ　ス・し　−ズ＋　Ｖｏｌ−Ｅ
ｄｌＪ＋　Ｎｏ−ＩＬｐｐ６２３−６２４　（１９８６
）　Ｊに説明されている０本プロセスは、チタン層上に
薄い非晶質の保護シリコン層を形成する工程を含む。
リン（Ｌｉｎ）　らによる「“環境による影響を受けに
くいケイ化チタン形成用三層構造物”、ヱユヱ上スーー
　・　イエンス・　ン　・−ノロジーｐｐ２３８６−２
３８９．（Ｎｏｖｅｍｂｅｒ　１９８６）　Ｊは、上側
の絶縁用シリコン皮膜、中間の緩衝用モリブデン皮膜、
及び下側のチタン皮膜からなる三層構造物を形成するこ
とについて説明している０本文献によれば、残留オキシ
ダントとガス状不純物は、上側のシリコン層によってチ
タン皮膜に入り込まないようブロックされている。
アルミニウム層とシリコン基板の間に窒化チタン拡散バ
リヤーを作製するための二段法が、Ｃ，Ｙ。
ティング（Ｔｌｎｇ）によるｒ″ＡＩとＳＩの間の拡散
バリヤーとして蒸着により形成されるＴｉＮ”、ＪＶａ
ｃＳｃｌ　　Ｔｅｃｈｎｏｌ　　　（１）、　Ｍａｙ／
Ｊｕｎｅ、　ｐｐ１４−１６（１９８２）」に説明され
ている０本方法は、シリコン基板上にチタンの薄層を、
次いで窒素をドーピングしたチタンの層を蒸着すること
からなる。アニールすることにより、基板上に窒化チタ
ン／ケイ化チタンの複合フィルムが得られる。開示され
ている方法の場合、アニール時に窒化チタンの層が基板
上に形成されるよう、付着されるチタン中に充分な量の
窒素が存在していなければならない０本文献によれば、
シリコン基板とその上に重なったアルミニウム層との間
に有効な拡散バリヤーを形成してアルミニウム“スパイ
ク°°　（その後に続く処理中及び／又はデバイス操作
中においてデバイスの接合区域を劣化させる）の形成を
防止している。
さらに、金属酸化物半導体電界効果トランジスター（Ｍ
ＯＳＦＥＴ）デバイスの要件に適合するには、窒化チタ
ン（ＴｉＮ）拡散バリヤー層を使用することが重要であ
るとされている。ｃ、ｙ、ティングらによる「“自己整
列ケイ化物技術におけるＴｉ５ｉｉの使用″ＶＬＳＩの
科学と技術に関する第１回国際シンポジウム議事録、　
ｐｐ２２４−２３１　（Ｊｕｌｙ、　１９８２）Ｊを参
照。
コラ（Ｋｏｈ）による米国特許第４　、５６７　、０５
８号は、超高純度窒素の周囲雰囲気にてチタンからケイ
化チタンへの転化（アニール）工程を行うことによって
、該転化工程時におけるシリコンのチタンへの横方向拡
散をを少なくするための方法を開示している０本特許に
よれば、窒素雰囲気での転化は従来より使用されている
アルゴン雰囲気での転化に比べてはるかに遅く、従って
プロセスに対してより正確な制御を行うことができ、こ
れによってシリコンの拡散が最小限に抑えられる。
このように、シリコンのオーバーレイヤーは、ケイ化物
形成プロセスのアニール工程時における酸素汚染物の有
害な影響を少なくするのに使用されている。窒化チタン
層の形成は、アルミニウムの重なり層からのスパイク生
成に対して保護するためのものとして述べられており、
アニール工程時における酸素汚染物に対する保護剤とし
ては説明されていない、さらに、基板上にこれらの層が
存在すると、主として整列処理工程が余分に必要となる
ことからプロセスのコストアップに繋がり、また汚染源
が増えることとなる。従って、ケイ化物形成の周囲アニ
ール環境において、酸素残留物及び他の汚染物による有
害な影響を少なくした改良プロセスの必要性が叫ばれて
いる。オキシダントに対する耐熱ケイ化物の感受性を低
め、ケイ化物プロセスの収率を高め、そして半導体製造
コストを低減させたプロセスが本発明に従って提供され
る。
本発明は、シリコン半導体基板上に耐熱金属ケイ化物層
を有する半導体構造物を製造する方法であって、低い窒
素分圧においてシリコン基板上に耐熱金属の層を付着さ
せる工程を含んだ製造法を提供する０本方法は、（ａ　
）　６　×１０−’　トルを越えない分圧の窒素の存在
下にて基板上に耐熱金属の層を付着させる工程；及び（
ｂ）前記耐熱金属と前記基板との間の反応を起こさせて
前記ケイ化物を形成するに足る温度と時間、工程（ａ）
にて得られた構造物を加熱する工程を含む、耐熱金属フ
ィルム中に導入される窒素の量は、耐熱金属フィルム中
に軽くドーピングすることができて且つアニール工程時
における酸素の汚染を起こりにくくするような量であっ
て、アニールを行っても耐熱金属窒化物の層を生成する
には不充分な量である。
本発明は、耐熱金属ケイ化物を作製するための改良され
たプロセスに関する。特に、本発明は、極めて少ない量
の窒素（窒素単独又は不活性ガスとの混合物）の存在下
にて半導体基板上に耐熱金属を付着させることに関する
。
耐熱金属が窒素で飽和されるよりかなり低レベルの窒素
分圧において基板上に耐熱金属の層を付着させ、これに
よってアニール工程時に耐熱金属窒化物の層を生成させ
るという単一工程により、窒素を軽くドーピングした耐
熱金属の層が得られる、ということを発明者は見出した
９本発明のプロセスによって形成される軽くドーピング
した耐熱金属の層は、耐熱金属ケイ化物を形成するため
のアニール工程時において、雰囲気中に存在するオキシ
ダント汚染物に対し、ドーピングしていない層より大幅
に感受性が低い０層の抵抗を大幅に増大（窒素で飽和さ
せた場合にみられる）させることなく、耐熱金属層に窒
素を軽くドーピングしてアニール工程時における酸素汚
染物に対する抵抗性を得ることができる、ということを
発明者は見出した。金属層内に充満した窒素は、アニー
ル工程時においてチタンに対し酸素と競争して、窒化チ
タン錯体を形成しくこの窒化チタンは酸化チタンより低
い抵抗を存する）、これによって極めて低い電気抵抗を
有する金属ケイ化物層が得られる。このように、本発明
に従って形成される耐熱金ｉｉは酸素による汚染を受け
にくいので、アニール工程時の雰囲気に関して従来のよ
うなガスの高純度要件は幾分緩和される。さらに本発明
のプロセスは、耐熱金属層を窒素（窒素は抵抗の増大を
引き起こす）で飽和させないという点において有利であ
る。
本発明によれば、ケイ化物を形成させるための耐熱金ｉ
ｙｉのアニール工程時において、耐熱金属層を酸素によ
る汚染から防止するのに従来必要と考えられている量よ
り実質的に少ない量の窒素の存在下にて、シリコン基板
上に耐熱金属の層が付着される。不活性ガスとの混合物
（窒素の分圧を所望のレベルに１！整しやすくなる）と
して、かなり希薄量の窒素の存在下にて耐熱金属の層を
付着させることによって同様の保護効果が得られること
が明らかとなワた。窒素の分圧及び耐熱金属の付着速度
により、府中に組み込まれる窒素の量が決まる。
本発明において使用される窒素と不活性ガスの純度規格
は、ケイ化物形成プロセスにおいて使用される耐熱金属
とシリコン基板の純度規格より通常は厳しい、従って、
不活性ガスは、ガス発生や漏れのために生じる真空シス
テム中の外部汚染物の濃度を最小限に抑えるのにも使用
することができる。さらに本発明のプロセスには、耐熱
金属層と窒素の付着前後に、不活性ガスのスウィーブ工
程（ｓｗｅｅｐ　５ｔｅｐ）を含むことも意図されてい
る。
本発明において有用なシリコン半導体基板は、所望のプ
ロセス特性を有する、当技術者に公知の基板であり、安
定で且つ集積回路プロセスに適合した基板である。好適
な半導体基板としては、単結晶質シリコン、多結晶質シ
リコン（ポリシリコン）、及び二酸化ケイ素等がある。
上記基板の電気的特性（特に単結晶質シリコン基板につ
いて）は、−ａには、砒素、リン、硼素、ゲルマニウム
、及びこれらの混合物等のよく知られているドーパント
を基板にドーピングすることによって変化させることが
できる。他の好適な半導体基板とじては、ガリウム砒素
やテルル化カドミウム等のような化合物半導体がある９
本発明のプロセスに対する好ましい基板は、ドーピング
した単結晶質シリコン、多結晶質シリコン、及び二酸化
ケイ素である。
本発明において有用な耐熱金属は、ドニビングしたポリ
シリコンより低い電気抵抗を有するケイ化物を形成し、
且つ最新の集積回路プロセスに適合した金属である。好
適な耐熱金属としては、モリブデン、タングステン、タ
ンタル、チタン、及びパラジウム等がある。これら金属
のケイ化物の固を抵抗は他の金属ケイ化物の固有抵抗よ
り低いので、本発明のプロセスに対してはチタンが好ま
しい耐熱金属である。
周知のように、耐熱金属ケイ化物は多くの方法によって
形成することができる。ある１つの方法においては、耐
熱金属層がシリコン基板又はポリシリコン基板上に付着
され、アニール工程時において耐熱ケイ化物に転化され
る。他の方法においては、耐熱金属とシリコンの複合層
がある特定の比でウェーハ基板上に共付着され、アニー
ル工程時においてケイ化物に転化される。後者の方法の
場合、下側の基板はシリコン又はポリシリコンである必
要はない、なぜなら下側の基板はケイ化物の形成に対し
て殆どシリコンを提供しないからである。耐熱金属は、
真空蒸着、スパッタリング、及び化学蒸着等の公知の方
法によって半導体蟇（反上に付着させることができる。
ドーピングしたシリコンをアルミニウム“スパイキング
から保護するためにバリヤー層が形成されるという従来
プロセスの場合、付着環境における窒素の量がかなり多
いので、耐熱金ＨＩＭが窒素で飽和し、アニール工程時
において金属窒化物の層が形成される。これとは異なり
、本発明における耐熱金属付着工程時に存在する窒素の
量は従来使用されている量より大幅に少ないが、この量
はアニール雰囲気において金属層を酸素汚染物から保護
するのに有効な量である。さらに本発明のプロセスでは
、窒素を軽くドーピングした耐熱金属の単一層が形成さ
れ、これがアニール工程時において金属ケイ化物に転化
される。
前述したように、本発明のプロセスにおいて耐熱金属層
の付着工程時に存在する窒素の量は、金属の付着速度だ
けでなく、ある程度は使用されるシステムによっても変
わる。なぜなら、当該システムはトラップされる窒素の
量に対して直接影響を及ぼすからである。一般には、金
属付着工程時における窒素（単独又は他の不活性ガスと
の混合物として使用）の圧力は、約６　×１０−’　）
ル以下（好ましくは約Ｉ　×１０−’〜６　×１０−’
　）ル）に保持される。
本発明において有用な窒素と不活性ガスの混合物は、広
い範囲でその組成を変えることができる。
すなわち、窒素の分圧を上記の範囲にして、窒素を約９
０〜約０．１容量％の範囲で変えることができる。耐熱
金属付着時の環境において極めて希薄なレベルの窒素を
達成し且つこれを制御するために不活性ガスを使用し、
これによって耐熱金属層中に所望のレベルの窒素ドーピ
ングを起こさせるのが好ましい、このようにして得られ
る環境は、好ましくは約０．１〜１．０容量％（さらに
好ましくは約０．１〜０．２容量％の窒素を含有する。
本発明において有用な不活性ガスは、付着工程又はアニ
ール工程のいずれにおいても耐熱金属と反応しないよう
なガスである。これらの不活性ガスは、使用される耐熱
金属の種類に応じて変えてもよい、好適な不活性ガスは
、窒素を除く貴ガスである。これらのガスとしては、ヘ
リウム、アルゴン、クリプトン、キセノン、及びこれら
の混合物等がある。好ましい不活性ガスは、アルゴン、
ヘリウム、及びこれらの混合物である。
本発明は、自己整列ケイ化物（サリサイド）法にて使用
することができる０本方法においては、デバイスのゲー
ト区域をソース／ドレイン接続部から分離するのに不動
態化酸化物層が使用される。
構造物の上表面全体が耐熱金属（例えばチタン）の層で
被覆され、選定されたガスの環境雰囲気において焼結又
はアニールされる。酸化物層がケイ化物の形成を妨げる
ので、ポリシリコン及びドーピングしたシリコンの露出
した表面上に付着したチタンだけがケイ化チタンに転化
される。不動態化酸化物層上に付着したチタンは金属チ
タンのままである６次いで金属チタンが選択的にエツチ
ングされてパターン化されたケイ化チタン層が形成され
、このときケイ化チタン層のエツジは不動態化酸化物層
のエツジに対して自己整列している。
第１図は、本発明のプロセスを実施するのに有用な代表
的な金属蒸着反応器システムの概略図である０本反応器
システムは、基板ホルダー２と抵抗加熱チタンボート３
を配置した真空チャンバー１を含み、このときチタンボ
ートは基板ホルダーから離し、且つ基板に対して直角を
なして配置される。さらに基板ホルダーはシャッター（
図示せず）を含み、このシャッターが開閉してチタン蒸
気の基板への接近を制御するようになっている。
真空チャンバーは、窒素又は窒素と適切な供給源（図示
せず）からの不活性ガスとの混合物を真空チャンバー中
に導入するための、そして減圧手段（図示せず）をよっ
て真空チャンバーからガスを脱気するための、絞り弁５
が設けられたガス入口／出口ラインを含む。
本発明の金属蒸着プロセスの典型的な例においては、実
施される工程は次の通りである：（ａ）　　シリコンウ
ェー八基板と抵抗を有するチタン蒸着源を真空システム
中に装入する；（ｂ）　　真空ポンプと真空システムと
を接続しているガスラインを開いて、真空システム中の
圧力を約Ｉ　Ｘ１０’′’〜１０ｘｌＯ−’）ル（好ま
しくは約６ＸＩＯ−’）ル）のベース圧力にまで低下さ
せる；（Ｃ）　　ガスラインから窒素をパージ又は導入
して、その分圧＜ｐｐ＞が約Ｉ　×１０−’〜６Ｘ１０
−’ミリバール（好ましくは約６Ｘ１０−”ミリバール
）となるようにする； （ｄ）　　シリコンウェーハ上のシャッターを閉じた状
態で、ダミーのチタン蒸着を開始する；（ｅ）　　窒素
の分圧を約６Ｘ１０−”ミリバールに保持しつつ、シリ
コンウェーハ上のシャッターを開いた状態で、窒素が注
入されたチタン（Ｔｉ　（Ｎ）　）を約ｌＯ〜１５人／
秒（好ましくは約！４人／秒）の蒸着速度にてシリコン
ウェーハ上に蒸着させる；（「）　　ガスラインからの
窒素を使用して、排気工程中の真空システムの窒素分圧
を保持しながら、シリコンウェーハ上のシャック−を閉
じてチタンの蒸着を停止する；及び （ｇ）　　耐熱金属と基板との間の反応を起こさせてケ
イ化物を形成するに足る温度と時間、耐熱金属の層が設
けられた基板を加熱する。
第２図は、窒素非存在下にて上記の如く作製したケイ化
チタン層の正規化シート抵抗に及ぼすアニール環境のガ
ス組成変化の影響を示している。
第２図におけるシート抵抗値（オーム／スフウェア）は
、ａｓ−蒸着（ａｓ−ｅｖａｐｏｒａｔｅｄ）’Ｔｉ層
（横座標）のシート抵抗値によって正規化されている。
第２図は、アニール工程（８００°Ｃ５３５分）におけ
る環境雰囲気がアルゴンから窒素、そして窒素から５ｐ
ｐＩＩｌの酸素を含んだ窒素へと変化するにつれて、ア
ニールされたフィルム（縦座標）のシート抵抗値がそれ
に従って上昇することを示している。こうした抵抗値の
上昇傾向はよく知られており、このことはケイ化物上に
酸化チタン／窒化チタンのフィルムが形成された結果で
あると考えられる。従って、付着工程時において金属層
に窒素を注入させることなく形成されたケイ化物層の電
気的特性は、アニール環境による影響を受は易いことが
わかる。
第３図は、上記の工程に従って作製したケイ化チタン（
Ｎ）層の正規化シート抵抗に及ぼすアニール環境のガス
組成変化の影響を示す、第３図のシート抵抗値（オーム
／スフウェア）は、ａｓ−蒸着１Ｔｉｊｉ（横座標）の
シート抵抗値によって正規化されている。第３図は、ア
ニール工程　（８００°Ｃ２３５分）における環境雰囲
気がアルゴンから窒素、そして窒素から５ｐｐＩｌの酸
素を含んだ窒素へと変化しても、アニールされた層（縦
座標）のシート抵抗値は比較的一定であることを示して
いる。このように抵抗値が一定であるということは、第
２図に示した抵抗値の場合と大きく異なる。
従って、付着工程時において金属層に窒素を軽く注入し
てから形成させたケイ化物層の電気的特性は比較的安定
であり、アニール環境による影響はあまり受けなかった
。
好ましい実施態様を挙げつつ本発明を説明してきたが、
本発明の精神と範囲を逸脱することなく種々の変形が可
能であることは言うまでもない。
【図面の簡単な説明】
第１図は、反応器システムの概略図である。 第２図は、窒素非存在下にて作製したケイ化チタン層の
正規化シート抵抗に及ぼすアニール環境のガス組成変化
の影響を比較したグラフである。 第３図は、アニール工程前にケイ化チタン層に窒素を注
入して作製したケイ化チタン（Ｎ）　層の正規化シート
抵抗に及ぼすアニール環境のガス組成変化の影響を比較
したグラフである。 第１図において、 ｌ・・真空チャンバー、２・・基板ホルダー３・・抵抗
加熱チタンボート、４・・・ガス人口／出口ライン、５
・・・絞り弁　　である。 ＦＩＧ、　１ （外４名） ＦＩＧ、２ ｓｓ−＋＜１ アシ−σ Ａｓ−９４着 ＦＩＧ １シー−レ

Claims (1)

  1. 【特許請求の範囲】 １、シリコン半導体基板上に耐熱金属ケイ化物層を有す
    る半導体構造物を製造する方法であって、 （ａ）窒素の存在下にて前記基板上に耐熱 金属の層を付着させる工程、このとき窒素の圧力が６×
    １０＾−＾６トルを越えないようにし、これによって加
    熱時における耐熱金属窒化物の層の形成が防止される；
    及び （ｂ）前記耐熱金属と前記基板との間の反 応を起こさせて前記耐熱金属ケイ化物を形成するに足る
    温度と時間、工程（ａ）にて得られた構造物を加熱する
    工程； を含む前記製造法。 ２、前記耐熱金属が、モリブデン、タングステン、タン
    タル、チタン、及びパラジウムからなる群から選ばれる
    、請求項１記載の製造法。 ３、前記耐熱金属がチタンである、請求項２記載の製造
    法。 ４、前記の窒素圧力が約１×１０＾−＾６〜６×１０＾
    −＾６トルである、請求項１記載の製造法。 ５、前記耐熱金属層が、真空蒸着、スパッタリング、又
    は化学蒸着によって前記基板に付着される、請求項１記
    載の製造法。 ６、前記耐熱金属が窒素と不活性ガスを含む混合物の存
    在下にて付着され、このとき窒素の分圧が６×１０＾−
    ＾６トルを越えない、請求項１記載の製造法。 ７、前記不活性ガスが、ヘリウム、アルゴン、クリプト
    ン、キセノン、及びこれらの混合物からなる群から選ば
    れる、請求項６記載の製造法。 ８、前記不活性ガスがアルゴンである、請求項７記載の
    製造法。 ９、前記の窒素と不活性ガスを含む混合物が約０．１〜
    約１．０容量％の窒素を含有する、請求項６記載の製造
    法。 １０、前記の窒素と不活性ガスを含む混合物が約０．１
    〜約０．２容量％の窒素を含有する、請求項９記載の製
    造法。
JP1258633A 1988-10-03 1989-10-03 半導体構造物の製造法 Pending JPH02162723A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25284488A 1988-10-03 1988-10-03
US252844 1988-10-03
US39438889A 1989-08-15 1989-08-15
US394388 1989-08-15

Publications (1)

Publication Number Publication Date
JPH02162723A true JPH02162723A (ja) 1990-06-22

Family

ID=26942728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1258633A Pending JPH02162723A (ja) 1988-10-03 1989-10-03 半導体構造物の製造法

Country Status (4)

Country Link
EP (1) EP0363134A1 (ja)
JP (1) JPH02162723A (ja)
KR (1) KR910005412A (ja)
AU (1) AU4163789A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840626A (en) * 1995-09-28 1998-11-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393647A (en) * 1993-07-16 1995-02-28 Armand P. Neukermans Method of making superhard tips for micro-probe microscopy and field emission
US5518958A (en) * 1994-07-29 1996-05-21 International Business Machines Corporation Prevention of agglomeration and inversion in a semiconductor polycide process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692991A (en) * 1985-07-19 1987-09-15 Signetics Corporation Method of controlling forward voltage across Schottky diode
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840626A (en) * 1995-09-28 1998-11-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
EP0363134A1 (en) 1990-04-11
AU4163789A (en) 1990-04-05
KR910005412A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
EP0501561A1 (en) Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed
JPH10284732A (ja) ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法
US4587710A (en) Method of fabricating a Schottky barrier field effect transistor
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JPH05267211A (ja) バリア金属層形成方法
JP3689756B2 (ja) 半導体素子のゲート電極形成方法
JPH08264448A (ja) 緻密なチタン窒化膜及び緻密なチタン窒化膜／薄膜のチタンシリサイドの形成方法及びこれを用いた半導体素子の製造方法
US5286678A (en) Single step salicidation process
KR100267000B1 (ko) 반도체 기판의 표면상에 전도성 라인을 형성하는 방법
JPH0794731A (ja) 半導体装置及びその製造方法
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH02162723A (ja) 半導体構造物の製造法
US6177341B1 (en) Method for forming interconnections in semiconductor devices
US7375015B2 (en) Manufacturing method which prevents abnormal gate oxidation
JPH03227516A (ja) 半導体装置の製造方法
JP2000183349A (ja) シリコン製ｆｅｔの製造方法
US4752815A (en) Method of fabricating a Schottky barrier field effect transistor
JPS59200418A (ja) 半導体装置の製造方法
JP3109091B2 (ja) 半導体装置の製造方法
JPH0922884A (ja) 半導体素子の製造方法
JPS61224435A (ja) 半導体装置
US5108953A (en) Method for fabricating a semiconductive device comprising a refractory metal silicide thin film