JPH0215129B2 - - Google Patents
Info
- Publication number
- JPH0215129B2 JPH0215129B2 JP58066731A JP6673183A JPH0215129B2 JP H0215129 B2 JPH0215129 B2 JP H0215129B2 JP 58066731 A JP58066731 A JP 58066731A JP 6673183 A JP6673183 A JP 6673183A JP H0215129 B2 JPH0215129 B2 JP H0215129B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- transistor
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
この発明は、増幅回路に係り、そのミユーテイ
ング制御に関する。
ング制御に関する。
第１図及び第２図は、従来の増幅回路のミユー
テイング制御回路を示す。第１図に示す増幅回路
では入力端子２に信号源から加えられる信号を増
幅する増幅器４を設置し、この増幅器４の出力側
に抵抗６を介して信号を取り出すための出力端子
８が形成されているとともに、コンデンサ１０を
介してミユーテイング制御用のトランジスタ１２
のコレクタが接続され、このトランジスタ１２の
エミツタは基準電位点に接続されるとともに、こ
のトランジスタ１２のベースにはミユーテイング
制御入力を加えるための制御入力端子１４が形成
されている。即ち、このような増幅回路によれ
ば、入力端子２に加えられる信号を増幅器４が増
幅し、その出力は抵抗６を介して出力端子８から
取り出すことができる。また、制御入力端子１４
に加えられるミユーテイング制御入力の値に応じ
てトランジスタ１２のコレクタ電流が制御され、
この結果、出力端子８に表れるべき増幅信号の信
号レベルが調整され、所望のミユーテイング出力
を得ることができる。
テイング制御回路を示す。第１図に示す増幅回路
では入力端子２に信号源から加えられる信号を増
幅する増幅器４を設置し、この増幅器４の出力側
に抵抗６を介して信号を取り出すための出力端子
８が形成されているとともに、コンデンサ１０を
介してミユーテイング制御用のトランジスタ１２
のコレクタが接続され、このトランジスタ１２の
エミツタは基準電位点に接続されるとともに、こ
のトランジスタ１２のベースにはミユーテイング
制御入力を加えるための制御入力端子１４が形成
されている。即ち、このような増幅回路によれ
ば、入力端子２に加えられる信号を増幅器４が増
幅し、その出力は抵抗６を介して出力端子８から
取り出すことができる。また、制御入力端子１４
に加えられるミユーテイング制御入力の値に応じ
てトランジスタ１２のコレクタ電流が制御され、
この結果、出力端子８に表れるべき増幅信号の信
号レベルが調整され、所望のミユーテイング出力
を得ることができる。
ところで、この増幅回路は、制御入力端子１４
に加えられるミユーテイング制御入力のレベルに
応じて増幅器４の出力直流レベルを変動させるお
それがあり、この結果、過渡音（ポツプ音）の発
生原因になるとともに、このようなポツプ音の発
生を防止するためにコンデンサ１０を設置しなけ
ればならず、このコンデンサ１０は集積回路上の
容量素子で充当することができないので、外部端
子を別に形成して外付けしなければならない不都
合がある。
に加えられるミユーテイング制御入力のレベルに
応じて増幅器４の出力直流レベルを変動させるお
それがあり、この結果、過渡音（ポツプ音）の発
生原因になるとともに、このようなポツプ音の発
生を防止するためにコンデンサ１０を設置しなけ
ればならず、このコンデンサ１０は集積回路上の
容量素子で充当することができないので、外部端
子を別に形成して外付けしなければならない不都
合がある。
また、第２図に示す増幅回路は、信号増幅用の
増幅器４Ａと、信号を遮断してミユーテイングを
行う増幅器４Ｂとを併設し、これらの増幅器４
Ａ，４Ｂの出力を切換回路１６で切り換えた後、
増幅器１８でその出力を出力端子２０から取り出
すように構成したものである。この増幅回路で
は、増幅器４Ａの入力端子２Ａに図示していない
信号源から増幅すべき信号が加えられ、また、増
幅器４Ｂの入力端子２Ｂには基準電源から基準電
圧が設定される。また、切換回路１６は電気的又
は手動によつて切り換える接点２２で構成され、
切り換えて加えられる信号は増幅器１８で増幅さ
れた後、出力端子２０から取り出される。このよ
うな増幅回路では前記のようなポツプ音の発生は
無いが、ミユーテイング状態が完全ミユートとな
り、制御入力に応じた所望のミユーテイングレベ
ルを得るような操作はできない。
増幅器４Ａと、信号を遮断してミユーテイングを
行う増幅器４Ｂとを併設し、これらの増幅器４
Ａ，４Ｂの出力を切換回路１６で切り換えた後、
増幅器１８でその出力を出力端子２０から取り出
すように構成したものである。この増幅回路で
は、増幅器４Ａの入力端子２Ａに図示していない
信号源から増幅すべき信号が加えられ、また、増
幅器４Ｂの入力端子２Ｂには基準電源から基準電
圧が設定される。また、切換回路１６は電気的又
は手動によつて切り換える接点２２で構成され、
切り換えて加えられる信号は増幅器１８で増幅さ
れた後、出力端子２０から取り出される。このよ
うな増幅回路では前記のようなポツプ音の発生は
無いが、ミユーテイング状態が完全ミユートとな
り、制御入力に応じた所望のミユーテイングレベ
ルを得るような操作はできない。
そこで、この発明は、ミユーテイング操作に伴
うポツプ音を抑制するとともに、ミユーテイング
制御入力に基づいて所望のレベルの出力信号が得
られるようにした増幅回路の提供を目的とする。
うポツプ音を抑制するとともに、ミユーテイング
制御入力に基づいて所望のレベルの出力信号が得
られるようにした増幅回路の提供を目的とする。
即ち、この発明の増幅回路は、信号源から加え
られた入力信号を増幅して第１の出力信号を発生
する第１の増幅器２４と、前記第１の出力信号を
受けてミユーテイング制御入力に基づいてミユー
テイング制御された第２の出力信号を発生する第
２の増幅器３４とを備えた増幅回路であつて、前
記第２の増幅器は、エミツタが共通に接続された
第１及び第２のトランジスタ５４，５６を備え、
第１のトランジスタのベースに前記第１の増幅器
と共通に設置されたバイアス回路（直流バイアス
回路３６）からバイアス電圧が加えられ、かつ、
前記第２のトランジスタのベースに抵抗３０を介
して前記第１の増幅器から第１の出力信号が加え
られる差動回路（差動増幅器５０）と、この差動
回路の前記第１及び第２のトランジスタの各エミ
ツタ側に接続されて前記差動回路に動作電流を流
す第３のトランジスタ６０を備えるとともに、ベ
ースに前記ミユーテイング制御入力を受けて前記
第２のトランジスタに流れる電流を加減する第４
のトランジスタ６２を備えたミユーテイング制御
回路５２と、前記第１及び第２のトランジスタに
流れる電流を取り出して合成するとともに、前記
第１の増幅器の出力部に前記抵抗を介して接続さ
れ、前記ミユーテイング制御入力に応じて加減さ
れる出力インピーダンスに応じてレベル調整され
た前記第２の出力信号を取り出す出力回路７２と
から構成したものである。
られた入力信号を増幅して第１の出力信号を発生
する第１の増幅器２４と、前記第１の出力信号を
受けてミユーテイング制御入力に基づいてミユー
テイング制御された第２の出力信号を発生する第
２の増幅器３４とを備えた増幅回路であつて、前
記第２の増幅器は、エミツタが共通に接続された
第１及び第２のトランジスタ５４，５６を備え、
第１のトランジスタのベースに前記第１の増幅器
と共通に設置されたバイアス回路（直流バイアス
回路３６）からバイアス電圧が加えられ、かつ、
前記第２のトランジスタのベースに抵抗３０を介
して前記第１の増幅器から第１の出力信号が加え
られる差動回路（差動増幅器５０）と、この差動
回路の前記第１及び第２のトランジスタの各エミ
ツタ側に接続されて前記差動回路に動作電流を流
す第３のトランジスタ６０を備えるとともに、ベ
ースに前記ミユーテイング制御入力を受けて前記
第２のトランジスタに流れる電流を加減する第４
のトランジスタ６２を備えたミユーテイング制御
回路５２と、前記第１及び第２のトランジスタに
流れる電流を取り出して合成するとともに、前記
第１の増幅器の出力部に前記抵抗を介して接続さ
れ、前記ミユーテイング制御入力に応じて加減さ
れる出力インピーダンスに応じてレベル調整され
た前記第２の出力信号を取り出す出力回路７２と
から構成したものである。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第３図はこの発明の増幅回路の実施例を示して
いる。第１の増幅器２４は信号増幅用の増幅器で
あり、この増幅器２４の入力端子２６には図示し
ていない信号源から入力信号が与えられる。この
増幅器２４の出力側には第１の出力端子２８Ａが
形成されるとともに、抵抗３０を介して第２の出
力端子２８Ｂが形成されている。また、この第２
の出力端子２８Ｂの側には、全帰還増幅器として
構成された第２の増幅器３４が設置され、増幅器
２４と増幅器３４とは共通の直流バイアス回路３
６を介して結合されている。また、増幅器３４に
はミユーテイング制御入力を与える制御入力端子
３８が形成され、この制御入力端子３８に加えら
れるミユーテイング制御入力に基づき、増幅器３
４の出力インピーダンスが調整される。
いる。第１の増幅器２４は信号増幅用の増幅器で
あり、この増幅器２４の入力端子２６には図示し
ていない信号源から入力信号が与えられる。この
増幅器２４の出力側には第１の出力端子２８Ａが
形成されるとともに、抵抗３０を介して第２の出
力端子２８Ｂが形成されている。また、この第２
の出力端子２８Ｂの側には、全帰還増幅器として
構成された第２の増幅器３４が設置され、増幅器
２４と増幅器３４とは共通の直流バイアス回路３
６を介して結合されている。また、増幅器３４に
はミユーテイング制御入力を与える制御入力端子
３８が形成され、この制御入力端子３８に加えら
れるミユーテイング制御入力に基づき、増幅器３
４の出力インピーダンスが調整される。
このような構成によれば、入力端子２６に加え
られる信号源からの増幅すべき信号は増幅器２４
により増幅され、出力端子２８Ａからミユーテイ
ングを伴わない第１の出力信号V0を取り出すこ
とができる。また、制御入力端子３８に加えられ
るミユーテイング制御入力のレベルに応じて増幅
器３４の出力インピーダンスが調整されるので、
この出力インピーダンスをＺとすれば、抵抗３０
の抵抗値Ｒとの分圧によつて取り出される第２の
出力信号V0′は、 V0′＝Ｚ／Ｒ＋Ｚ・V0 ……(1) で表される。従つて、出力端子２８Ｂに発生する
第２の出力信号V0′のレベルは第２の増幅器３４
の出力インピーダンスに応じて変化し、ミユーテ
イング制御入力のレベルに応じた出力信号レベル
を得ることができる。また、増幅器２４，３４は
共通の直流バイアス回路３６で結合されているの
で、第２の増幅器３４のインピーダンス調整に基
づく直流電位の変化が無く、従来のようなミユー
テイング操作に伴う出力直流レベルの変動が無い
ので、ポツプ音の発生を確実に防止できる。ま
た、従来のような増幅率の択一的変化に伴う完全
ミユートではなく、ミユーテイング制御入力のレ
ベルに応じた出力信号レベルを得ることができる
ので、連続的に出力信号レベルの制御を行うこと
ができるとともに、ミユーテイング制御を伴わな
い出力を出力端子２８Ａから取り出すことができ
る。さらに、従来のポツプ音防止のための外付け
のコンデンサが不要になり、総ての回路を集積回
路で構成することができるので、その構成の簡略
化とミユーテイング制御の信頼性の向上を図るこ
とができる。
られる信号源からの増幅すべき信号は増幅器２４
により増幅され、出力端子２８Ａからミユーテイ
ングを伴わない第１の出力信号V0を取り出すこ
とができる。また、制御入力端子３８に加えられ
るミユーテイング制御入力のレベルに応じて増幅
器３４の出力インピーダンスが調整されるので、
この出力インピーダンスをＺとすれば、抵抗３０
の抵抗値Ｒとの分圧によつて取り出される第２の
出力信号V0′は、 V0′＝Ｚ／Ｒ＋Ｚ・V0 ……(1) で表される。従つて、出力端子２８Ｂに発生する
第２の出力信号V0′のレベルは第２の増幅器３４
の出力インピーダンスに応じて変化し、ミユーテ
イング制御入力のレベルに応じた出力信号レベル
を得ることができる。また、増幅器２４，３４は
共通の直流バイアス回路３６で結合されているの
で、第２の増幅器３４のインピーダンス調整に基
づく直流電位の変化が無く、従来のようなミユー
テイング操作に伴う出力直流レベルの変動が無い
ので、ポツプ音の発生を確実に防止できる。ま
た、従来のような増幅率の択一的変化に伴う完全
ミユートではなく、ミユーテイング制御入力のレ
ベルに応じた出力信号レベルを得ることができる
ので、連続的に出力信号レベルの制御を行うこと
ができるとともに、ミユーテイング制御を伴わな
い出力を出力端子２８Ａから取り出すことができ
る。さらに、従来のポツプ音防止のための外付け
のコンデンサが不要になり、総ての回路を集積回
路で構成することができるので、その構成の簡略
化とミユーテイング制御の信頼性の向上を図るこ
とができる。
次に、第４図は、この発明の増幅回路の具体的
な回路構成例を示し、第３図に示す実施例と同一
部分には同一符号を付してある。この実施例の場
合、増幅器２４は差動増幅器で構成され、この増
幅器２４の非反転入力端子（＋）と直流バイアス
回路３６との間には信号源を構成する再生用磁気
ヘツド４０が接続されている。また、この増幅器
２４には電源端子４２から駆動電圧Vccが印加さ
れているとともに、その出力側には増幅信号を取
り出すための出力端子２８Ａ及び抵抗３０を介し
て出力端子２８Ｂが形成されている。また、この
増幅器２４の出力側と反転入力端子（−）との間
には帰還回路４４が設置され、この帰還回路４４
は帰還素子４６及び抵抗４８で構成され、これら
の接続点と増幅器２４の反転入力端子（−）が接
続されている。また、帰還素子４６の非出力側端
子には抵抗４８を介してバイアス回路３６が接続
されている。
な回路構成例を示し、第３図に示す実施例と同一
部分には同一符号を付してある。この実施例の場
合、増幅器２４は差動増幅器で構成され、この増
幅器２４の非反転入力端子（＋）と直流バイアス
回路３６との間には信号源を構成する再生用磁気
ヘツド４０が接続されている。また、この増幅器
２４には電源端子４２から駆動電圧Vccが印加さ
れているとともに、その出力側には増幅信号を取
り出すための出力端子２８Ａ及び抵抗３０を介し
て出力端子２８Ｂが形成されている。また、この
増幅器２４の出力側と反転入力端子（−）との間
には帰還回路４４が設置され、この帰還回路４４
は帰還素子４６及び抵抗４８で構成され、これら
の接続点と増幅器２４の反転入力端子（−）が接
続されている。また、帰還素子４６の非出力側端
子には抵抗４８を介してバイアス回路３６が接続
されている。
そして、増幅器３４には、差動回路として差動
増幅器５０と、その動作電流をミユーテイング制
御入力に応じて加減するミユーテイング制御回路
５２が設置されている。
増幅器５０と、その動作電流をミユーテイング制
御入力に応じて加減するミユーテイング制御回路
５２が設置されている。
差動増幅器５０はエミツタを共通にされた一対
のトランジスタ５４，５６で構成され、トランジ
スタ５４のベースにはバイアス回路３６から一定
の直流バイアス電圧が設定され、また、トランジ
スタ５６のベースには増幅器２４の出力端子２８
Ｂが抵抗３０を介して接続されている。これらト
ランジスタ５４，５６のエミツタと基準電位点
（GND）５８との間にはミユーテイング制御回路
５２のトランジスタ６０が基準電位点側をエミツ
タにして接続され、このトランジスタ６０のベー
スと電源ラインとの間には抵抗６３を介してトラ
ンジスタ６２が接続され、このトランジスタ６２
のベースにはミユーテイング制御入力を加えるミ
ユーテイング制御入力端子３８が形成されてい
る。また、トランジスタ６２のエミツタにはベー
スが接続されたトランジスタ６４が設置され、ト
ランジスタ６４のコレクタには他チヤンネルへの
ミユーテイング出力を与える制御出力端子６６が
形成されている。また、差動増幅器５０の出力は
各トランジスタ５４，５６のコレクタ側から取り
出され、このコレクタと電源ラインとの間にはベ
ース、コレクタを共通にしてダイオードに構成さ
れたトランジスタ６８，７０が個別に接続され、
各トランジスタ６８，７０のベースには出力回路
７２のトランジスタ７４，７６のベースがそれぞ
れ接続されている。トランジスタ７４，７６のエ
ミツタは共通に電源ラインに接続され、各コレク
タと基準電位点との間には、エミツタを基準電位
点側にしたトランジスタ７８，８０がそれぞれ接
続されている。トランジスタ７８のベース、コレ
クタはトランジスタ８０のベースに共通に接続さ
れ、電流反転回路を構成している。また、トラン
ジスタ６８とトランジスタ７４、トランジスタ７
０とトランジスタ７６は共に電流反転回路を構成
している。この出力回路の出力点はトランジスタ
７４，８０のコレクタに形成され、差動増幅器５
０のトランジスタ５６のベースに共通に接続さ
れ、全帰還増幅器を構成している。
のトランジスタ５４，５６で構成され、トランジ
スタ５４のベースにはバイアス回路３６から一定
の直流バイアス電圧が設定され、また、トランジ
スタ５６のベースには増幅器２４の出力端子２８
Ｂが抵抗３０を介して接続されている。これらト
ランジスタ５４，５６のエミツタと基準電位点
（GND）５８との間にはミユーテイング制御回路
５２のトランジスタ６０が基準電位点側をエミツ
タにして接続され、このトランジスタ６０のベー
スと電源ラインとの間には抵抗６３を介してトラ
ンジスタ６２が接続され、このトランジスタ６２
のベースにはミユーテイング制御入力を加えるミ
ユーテイング制御入力端子３８が形成されてい
る。また、トランジスタ６２のエミツタにはベー
スが接続されたトランジスタ６４が設置され、ト
ランジスタ６４のコレクタには他チヤンネルへの
ミユーテイング出力を与える制御出力端子６６が
形成されている。また、差動増幅器５０の出力は
各トランジスタ５４，５６のコレクタ側から取り
出され、このコレクタと電源ラインとの間にはベ
ース、コレクタを共通にしてダイオードに構成さ
れたトランジスタ６８，７０が個別に接続され、
各トランジスタ６８，７０のベースには出力回路
７２のトランジスタ７４，７６のベースがそれぞ
れ接続されている。トランジスタ７４，７６のエ
ミツタは共通に電源ラインに接続され、各コレク
タと基準電位点との間には、エミツタを基準電位
点側にしたトランジスタ７８，８０がそれぞれ接
続されている。トランジスタ７８のベース、コレ
クタはトランジスタ８０のベースに共通に接続さ
れ、電流反転回路を構成している。また、トラン
ジスタ６８とトランジスタ７４、トランジスタ７
０とトランジスタ７６は共に電流反転回路を構成
している。この出力回路の出力点はトランジスタ
７４，８０のコレクタに形成され、差動増幅器５
０のトランジスタ５６のベースに共通に接続さ
れ、全帰還増幅器を構成している。
以上の構成に基づきその動作を説明する。
磁気ヘツド４０で検出された再生信号は増幅器
２４で増幅された後、各出力端子２８Ａ，２８Ｂ
から個別に取り出される。この場合、制御入力端
子３８に一定のミユーテイング制御入力が加えら
れていると、このミユーテイング制御入力に伴つ
てトランジスタ６２にはエミツタ電流が流れ、こ
のエミツタ電流がトランジスタ６０，６４のベー
スに加えられてその動作電流が決定される。即
ち、トランジスタ６０のコレクタ電流によつて差
動増幅器５０のトランジスタ５４，５６に流れる
動作電流が制御され、このトランジスタ５４，５
６に流れる電流によつて差動増幅５０の増幅利得
が決定されることになる。即ち、トランジスタ５
４のベースには直流バイアス回路３６より一定の
バイアスが加えられ、一方、トランジスタ５６の
ベースには出力端子２８Ｂの側から増幅信号が加
えられることになり、その出力側から出力回路７
２に対して増幅信号が出力されることになる。即
ち、制御入力端子３８に加えられるミユーテイン
グ制御入力に基づいて増幅器３４の出力インピー
ダンスＺが調整されることになり、このインピー
ダンスＺと抵抗３０の抵抗値Ｒとの関係によつて
出力端子２８Ｂに発生する増幅信号レベルが制御
入力端子３８に加えられるミユーテイング制御入
力のレベルに応じて調整されることになる。
２４で増幅された後、各出力端子２８Ａ，２８Ｂ
から個別に取り出される。この場合、制御入力端
子３８に一定のミユーテイング制御入力が加えら
れていると、このミユーテイング制御入力に伴つ
てトランジスタ６２にはエミツタ電流が流れ、こ
のエミツタ電流がトランジスタ６０，６４のベー
スに加えられてその動作電流が決定される。即
ち、トランジスタ６０のコレクタ電流によつて差
動増幅器５０のトランジスタ５４，５６に流れる
動作電流が制御され、このトランジスタ５４，５
６に流れる電流によつて差動増幅５０の増幅利得
が決定されることになる。即ち、トランジスタ５
４のベースには直流バイアス回路３６より一定の
バイアスが加えられ、一方、トランジスタ５６の
ベースには出力端子２８Ｂの側から増幅信号が加
えられることになり、その出力側から出力回路７
２に対して増幅信号が出力されることになる。即
ち、制御入力端子３８に加えられるミユーテイン
グ制御入力に基づいて増幅器３４の出力インピー
ダンスＺが調整されることになり、このインピー
ダンスＺと抵抗３０の抵抗値Ｒとの関係によつて
出力端子２８Ｂに発生する増幅信号レベルが制御
入力端子３８に加えられるミユーテイング制御入
力のレベルに応じて調整されることになる。
そこで、第５図に示すように、増幅器３４にお
けるトランジスタ６０に流れる電流をI1、トラン
ジスタ５４，７４に流れる電流をI2、トランジス
タ５６，８０に流れる電流をI3、トランジスタ５
４のベースに対する入力電圧をVIN、トランジス
タ５４，５６のエミツタ抵抗をreとすると、電流
I2、I3は、 I2＝VIN−V0／2re＋I1／２ ……(2) I3＝−（VIN−V0）／2re＋I2／２ ……(3) となり、出力電流I0は、 I0＝I2−I3 ＝１／re−（VIN−V0′） ……(4) となる。したがつて、増幅器３４におけるインピ
ーダンス（相互コンダクタンスGnの逆数）１／
Gn（＝Ｚ）は、 １／Gn＝VIN−V0／I0＝re＝kT／ｑ・１／Ｉ＝kT／ｑ
・２／I1 ……(5) （ただし、ｋ、Ｔは定数） そこで、抵抗３０の抵抗値をＲとすると、出力
端子２８Ｂに得られる出力信号V0′は、 V0′＝１／Gn／Ｒ＋１／Gn・V0 ……(6) となり、１／GnはI1に反比例するためI1の電流値
により出力レベルが可変できることは明らかであ
る。
けるトランジスタ６０に流れる電流をI1、トラン
ジスタ５４，７４に流れる電流をI2、トランジス
タ５６，８０に流れる電流をI3、トランジスタ５
４のベースに対する入力電圧をVIN、トランジス
タ５４，５６のエミツタ抵抗をreとすると、電流
I2、I3は、 I2＝VIN−V0／2re＋I1／２ ……(2) I3＝−（VIN−V0）／2re＋I2／２ ……(3) となり、出力電流I0は、 I0＝I2−I3 ＝１／re−（VIN−V0′） ……(4) となる。したがつて、増幅器３４におけるインピ
ーダンス（相互コンダクタンスGnの逆数）１／
Gn（＝Ｚ）は、 １／Gn＝VIN−V0／I0＝re＝kT／ｑ・１／Ｉ＝kT／ｑ
・２／I1 ……(5) （ただし、ｋ、Ｔは定数） そこで、抵抗３０の抵抗値をＲとすると、出力
端子２８Ｂに得られる出力信号V0′は、 V0′＝１／Gn／Ｒ＋１／Gn・V0 ……(6) となり、１／GnはI1に反比例するためI1の電流値
により出力レベルが可変できることは明らかであ
る。
したがつて、この増幅回路によれば、単一のミ
ユーテイング制御入力端子３８に加えられるミユ
ーテイング制御入力に基づきトランジスタ６０，
６４のベース電流を制御し、この実施例に示す当
該チヤンネルの増幅出力は勿論のこと、トランジ
スタ６４のコレクタから出力端子６６に加えられ
る他のチヤンネルの増幅利得の調整も可能になる
ことから、単一の制御入力に基づいて複数チヤン
ネルのミユーテイング制御を行うことができる。
また、この場合、ミユーテイング制御は制御入力
端子３８に加えられる制御信号を直流信号で設定
することができる。さらに、このようなミユーテ
イング制御を伴う増幅回路は、磁気ヘツドからの
再生信号を前置増幅器の段階で調整できるメリツ
トがある。
ユーテイング制御入力端子３８に加えられるミユ
ーテイング制御入力に基づきトランジスタ６０，
６４のベース電流を制御し、この実施例に示す当
該チヤンネルの増幅出力は勿論のこと、トランジ
スタ６４のコレクタから出力端子６６に加えられ
る他のチヤンネルの増幅利得の調整も可能になる
ことから、単一の制御入力に基づいて複数チヤン
ネルのミユーテイング制御を行うことができる。
また、この場合、ミユーテイング制御は制御入力
端子３８に加えられる制御信号を直流信号で設定
することができる。さらに、このようなミユーテ
イング制御を伴う増幅回路は、磁気ヘツドからの
再生信号を前置増幅器の段階で調整できるメリツ
トがある。
なお、実施例では信号源として磁気ヘツド４０
を例に取つて説明したが、この増幅回路はこの種
の信号源だけでなく、入力端子前段の各種の信号
源に対して対応することができるものであり、こ
の発明はこの種の増幅系統に限定されるものでは
ない。
を例に取つて説明したが、この増幅回路はこの種
の信号源だけでなく、入力端子前段の各種の信号
源に対して対応することができるものであり、こ
の発明はこの種の増幅系統に限定されるものでは
ない。
以上説明したように、この発明によれば、次の
ような効果が得られる。
ような効果が得られる。
(a) 第１の増幅器を通して第１の出力信号が得ら
れるとともに、第２の増幅器を通じて第１の出
力信号のミユーテイング制御を極めて容易に効
率良く行うことができ、ミユーテイング制御に
伴う過渡音の発生を抑制でき、ミユーテイング
制御入力に応じたレベルを持つ第２の出力信号
を第１の出力信号とは別個に得ることができ
る。
れるとともに、第２の増幅器を通じて第１の出
力信号のミユーテイング制御を極めて容易に効
率良く行うことができ、ミユーテイング制御に
伴う過渡音の発生を抑制でき、ミユーテイング
制御入力に応じたレベルを持つ第２の出力信号
を第１の出力信号とは別個に得ることができ
る。
(b) トランジスタの整合性の問題が無く、波形歪
の無い良好なミユーテイング特性が得られ、
IC化に適した増幅回路が構成でき、また、電
流値によつてミユーテイング特性が決定され、
優れた直線性を実現できる。
の無い良好なミユーテイング特性が得られ、
IC化に適した増幅回路が構成でき、また、電
流値によつてミユーテイング特性が決定され、
優れた直線性を実現できる。
第１図及び第２図は従来の増幅回路を示す回路
図、第３図はこの発明の増幅回路の実施例を示す
回路図、第４図はこの発明の増幅回路の具体的な
回路構成例を示す回路図、第５図は第４図に示し
た増幅回路の動作を示す回路図である。 ２４……第１の増幅器、３０……抵抗、３４…
…第２の増幅器、３６……直流バイアス回路、５
０……差動増幅器（差動回路）、５２……ミユー
テイング制御回路、５４……第１のトランジス
タ、５６……第２のトランジスタ、６０……第３
のトランジスタ、６２……第４のトランジスタ、
７２……出力回路。
図、第３図はこの発明の増幅回路の実施例を示す
回路図、第４図はこの発明の増幅回路の具体的な
回路構成例を示す回路図、第５図は第４図に示し
た増幅回路の動作を示す回路図である。 ２４……第１の増幅器、３０……抵抗、３４…
…第２の増幅器、３６……直流バイアス回路、５
０……差動増幅器（差動回路）、５２……ミユー
テイング制御回路、５４……第１のトランジス
タ、５６……第２のトランジスタ、６０……第３
のトランジスタ、６２……第４のトランジスタ、
７２……出力回路。
Claims (1)
- 【特許請求の範囲】 １ 信号源から加えられた入力信号を増幅して第
１の出力信号を発生する第１の増幅器と、前記第
１の出力信号を受けてミユーテイング制御入力に
基づいてミユーテイング制御された第２の出力信
号を発生する第２の増幅器とを備えた増幅回路で
あつて、 前記第２の増幅器は、 エミツタが共通に接続された第１及び第２のト
ランジスタを備え、第１のトランジスタのベース
に前記第１の増幅器と共通に設置されたバイアス
回路からバイアス電圧が加えられ、かつ、前記第
２のトランジスタのベースに抵抗を介して前記第
１の増幅器から第１の出力信号が加えられる差動
回路と、 この差動回路の前記第１及び第２のトランジス
タの各エミツタ側に接続されて前記差動回路に動
作電流を流す第３のトランジスタを備えるととも
に、ベースに前記ミユーテイング制御入力を受け
て前記第２のトランジスタに流れる電流を加減す
る第４のトランジスタを備えたミユーテイング制
御回路と、 前記第１及び第２のトランジスタに流れる電流
を取り出して合成するとともに、前記第１の増幅
器の出力部に前記抵抗を介して接続され、前記ミ
ユーテイング制御入力に応じて加減される出力イ
ンピーダンスに応じてレベル調整された前記第２
の出力信号を取り出す出力回路と、 から構成したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066731A JPS59191909A (ja) | 1983-04-14 | 1983-04-14 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066731A JPS59191909A (ja) | 1983-04-14 | 1983-04-14 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59191909A JPS59191909A (ja) | 1984-10-31 |
| JPH0215129B2 true JPH0215129B2 (ja) | 1990-04-11 |
Family
ID=13324323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58066731A Granted JPS59191909A (ja) | 1983-04-14 | 1983-04-14 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191909A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261657A (ja) * | 1991-02-15 | 1992-09-17 | Masaki Takahashi | 前腕用回旋運動器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527532B2 (ja) * | 1971-12-03 | 1977-03-03 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5167654U (ja) * | 1974-11-21 | 1976-05-28 | ||
| JPS527532U (ja) * | 1975-07-03 | 1977-01-19 | ||
| JPS5387039U (ja) * | 1976-12-17 | 1978-07-18 |
-
1983
- 1983-04-14 JP JP58066731A patent/JPS59191909A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS527532B2 (ja) * | 1971-12-03 | 1977-03-03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04261657A (ja) * | 1991-02-15 | 1992-09-17 | Masaki Takahashi | 前腕用回旋運動器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59191909A (ja) | 1984-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439743A (en) | Biasing circuit for power amplifier | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US4256980A (en) | Electronic switchover circuit | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| US4403199A (en) | Gain control systems | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| JPH021401B2 (ja) | ||
| JPS59186407A (ja) | 帰還増幅器 | |
| US4255716A (en) | Automatic gain control circuit | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPH0452649B2 (ja) | ||
| JPH0215129B2 (ja) | ||
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| JPS631768B2 (ja) | ||
| JPS6031287B2 (ja) | 電力増幅器 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JPH0527282B2 (ja) | ||
| JPH0135534B2 (ja) | ||
| JP3830535B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JPH0339933Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0427726B2 (ja) |