JPH0212426A

JPH0212426A - 中央演算処理装置

Info

Publication number: JPH0212426A
Application number: JP63162966A
Authority: JP
Inventors: Kazuya Yonezu; 米津　一弥
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-06-30
Filing date: 1988-06-30
Publication date: 1990-01-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、中央演算処理装置に関する。より詳細には、
比較演算命令の実行制御を改良した中央演算処理装置に
関する。

従来の技術従来の中央演算処理装置を第３図を参照して説明する。

第３図は、中央演算処理装置内の命令実行回路部のブロ
ック図である。第３図に示す命令実行回路部において、
次に実行する命令を格納する命令格納レジスタ１０１か
ら出力された命令は、命令デコーダ１０２で解読され、
その結果、マイクロプログラム開始アドレスとなるマイ
クロ命令アドレス信号１５１となって、マイクロ命令で
構成され、中央演算処理装置全体を制御するマイクロプ
ログラムが格納されているマイクロ命令記憶回路１０３
に出力される。マイクロ命令記憶回路１０３は、マイク
ロ命令を解読するデコーダ３０１にマイクロ命令１５２
を出力する。デコーダ３０１は、マイクロ命令に従い、
比較器３０２に対し、被比較値人力信号３５４、比較値
入力信号３５３および比較イネーブル信号３５５を出力
し、また、中央演算処理装置内で各種演算など様々な用
途に使用される汎用レジスタ３０３．３０４および３０
５に対し、レジスタ人力信号３５１およびレジスタ出力
信号３５２を出力する。比較器３０２、汎用レジスタ３
０３．３０４．３０５および比較結果信号３５６により
比較器３０２の演算結果を格納しておくステータスレジ
スタ３０６は、データバス１５６で接続されており、上
記の各信号により相互にデータを入出力する。

上記した従来の中央演算処理装置では、任意の値と各々
汎用レジスタ内の値とが同値であるかどうか比較を行う
場合、比較する値と汎用レジスタ内の値とを比較器に転
送して比較演算を行っていた。

例えば第３図において任意の値と汎用レジスタ３０３．
３０４および３０５の各々の値との比較を行う場合、ま
ず比較する値と汎用レジスタ３０３の値とを比較する命
令を命令格納レジスタ１０１に設定した後、命令デコー
ダ１０２により解読し、マイクロ命令記憶回路１０３中
の比較演算を行うマイクロ命令に起動をかける。マイク
ロ命令記憶回路１０３からマイクロ命令１５２が出力さ
れると、デコーダ３０１によりマイクロ命令が解読され
、汎用レジスタ３０３の値を比較器３０２へ入力し、続
いて比較する値を比較器３０２へ入力する。その後、比
較器３０２は、比較演算を行い、その結果は、比較結果
信号３５６によりステータスレジスタ３０６に入力され
、２つの値が同値であったかどうかが判明する。

これで上記の任意の値と汎用レジスタ３０３の値との比
較を行ったことになるが、汎用レジスタ３０４および３
０５の値との比較を行う場合は、上記と同じ処理をさら
に２回行わなければならない。

発明が解決しようとする課題従来の中央演算処理装置では、任意の値とそれぞれの汎
用レジスタの値とを比較する場合、比較を行う比較演算
命令および結果を知るためのステータス読み出し命令を
、汎用レジスタの数だけ繰り返して実行する必要があっ
た。そのため、命令数が多くなるとともに、実行時間も
長時間になってしまうという欠点があった。

本発明の目的は、上記従来技術の問題点を解決した１回
の比較演算命令の実行で、任意の値と複数のレジスタの
値を比較することを可能にした新規な中央演算処理装置
を提供することにある。

課題を解決するための手段本発明に従うと、データを格納する機能を持つ複数の汎
用レジスタと、前記汎用レジスタに格納されているデー
タと任意のデータとを比較する比較器と、前記比較器に
おける比較演算結果の状態を格納するステータスレジス
タと、を具備する中央演算処理装置にふいて、前記汎用
レジスタが、格納データと任意のデータとを比較演算す
る機能を有する比較器レジスタであって、前記ステータ
スレジスタが、前記複数の比較器レジスタにおける比較
演算結果の状態を全て格納できる容量であり、１回の比
較演算命令により任意のデータと複数の前記比較器レジ
スタの格納データとの比較演算が実行可能であることを
特徴とする中央演算処理装置が提供される。

作用従来の中央演算処理装置に対し、本発明は任意の値と複
数の汎用レジスタの値との比較演算を１度に１命令で行
なえる点が改善されている。

本発明の中央演算処理装置は、汎用レジスタに比較器の
機能を付加した比較器レジスタと、全ての比較器レジス
タの比較演算結果の状態を格納できるステータスレジス
タとを具備することで、任意の値と複数の汎用レジスタ
の値との比較演算を可能にしたものである。

以下、図面を参照し、本発明を実施例によりさらに詳し
く説明するが、以下の開示は本発明の単なる実施例に過
ぎず、本発明の技術的範囲を何等制限するものではない
。

実施例１第１図は、本発明の中央演算処理装置の命令実行回路部
の一例のブロック図である。

第１図に示す命令実行回路部において、次に実行する命
令を格納する命令格納レジスタ１０１から出力された命
令は、命令デコーダ１０２で解読され、マイクロプログ
ラム開始アドレスとなるマイクロ命令アドレス信号１５
１　となる。マイクロ命令アドレス信号１５１　は、マ
イクロ命令で構成され、中央演算処理装置全体を制御す
るマイクロプログラムが格納されているマイクロ命令記
憶回路１０３に出力される。マイクロ命令記１意回路１
０３は、マイクロ命令を解読するデコーダ１０４にマイ
クロ命令１５２を出力する。デコーダ１０４は、マイク
ロ命令に従い、比較器レジスタ１５７．１５８．１５９
および１６０に対し、比較イネーブル信号１５３、レジ
スタ入力信号１５４およびレジスタ出力信号１５５を出
力する。

比較器レジスタ１０５．１０６．１０７および１０８　
は、デコーダ１０４から発せられる通常レジスタロード
信号（不図示）がアクティブになることにより、汎用レ
ジスタとして働き、また、比較ストローブ信号（不図示
）がアクティブになることにより、比較器として機能し
、それぞれ比較演算結果信号１５７．１５８．１５９お
よび１６０を全ての比較器レジスタの状態を格納できる
ステータスレジスタ１０９に出力する。

比較結果信号１５７．１５８．１５９および１６０　ｉ
、：ヨり比較器レジスタ１０５．１０６．１０７．１０
８の比較演算結果を格納しておくステータスレジスタ１
０９は、比較器レジスタ１０５．１ｏ６．１ｏ７オヨヒ
、１０８とデータバス１５６で接続されており、上記の
各信号により相互にデータを入出力する。

本実施例の中央演算処理装置では、任意の値と各々の比
較器レジスタ内の値とが同値であるかどうか比較を行う
場合、以下の動作を行う。比較する値と比較器レジスタ
１０５．１０６．１０７および、１０８の値とを比較す
る命令を命令格納レジスタ１０１に設定した後、命令デ
コーダ１０２により解読し、マイクロ命令アドレス信号
１５１を出力し、マイクロ命令記憶回路１０３中の比較
演算を行うマイクロ命令に起動をかける。マイクロ命令
記憶回路１０３から出力されるマイクロ命令１５２によ
り、比較する値を各比較器レジスタ１０５．１０６．１
０７および１０８へ入力し、演算を行う。演算結果は、
比較結果信号１５７．１５ｇ　、１５９および１６０に
よりステータスレジスタ１０９に人力され、任意のデー
タといずれの比較器レジスタとの値が同値であったかを
知ることができる。

実施例２第２図に、本発明の中央演算処理装置の命令実行回路部
の第２の実施例を示す。

第２図に示す命令実行回路部は、第１図のマイクロ命令
記憶回路１０３とデコーダ１０４を結線論理構成による
制御回路２０２で置き換えたものである。

以下、本実施例の説明は、実施例１との相違点を中心に
行う。

第２図に示す命令実行回路部において、次に実行する命
令を格納する命令格納レジスタ１０１から出力された命
令は、命令デコーダ１０２で解読され、デコーダ出力回
路２５１を経て、制御回路２０２へ出力される。制御回
路は、ただちに命令に対応した制御信号を比較器レジス
タ１５７．１５８．１５９および１６０　に対し、出力
する。比較器レジスタ１０５．１０６．１０７および１
０８は、制御回路２０２から発せられる通常レジスタロ
ード信号（不図示）および比較ストローブ信号（不図示
）により、それぞれ汎用レジスタおよび比較器として機
能する。

本実施例の中央演算処理装置の、比較演算処理の動作は
以下の如くである。比較する値と比較器レジスタ１０５
．１０６．１０７および、１０８の値とを比較する命令
を命令格納レジスタ１０１に設定した後、命令デコーダ
１０２により解読し、デコーダ出力回路２５１を経て、
制御回路２０２へ出力する。制御回路２０２は、レジス
タ入力信号１５４を比較器レジスタ１０５．１０６．１
０７および、１０８に出力し、比較する値を各比較器レ
ジスタ１０５．１０６．１０７および１０８へ入力し、
演算を行う。演算結果は、比較結果信号１５７．１５８
．１５９および１６０によりステータスレジスタ１０９
に入力され、任意のデータといずれの比較器レジスタと
の値が同値であったかを知ることができる。

本実施例の中央演算処理装置では、比較演算命令の実行
をマイクロ命令で制御する代わりに結線論理による回路
により制御しているもので、実施例１の中央演算処理装
置に比べ回路量は増えるが処理時間は短くなる利点があ
る。

発明の詳細な説明したように本発明の中央演算処理装置は、任意の
値と汎用レジスタの値を比較する°際、従来、汎用レジ
スタの数だけ実行することが必要であった比較命令とス
テータスレジスタ読み出し命令とを、それぞれ１回の実
行で済ませることを可能にした。

これは、本発明の中央演算処理装置が、従来の汎用レジ
スタに代え、汎用レジスタにさらに比較機能を付加した
比較器レジスタと、全ての比較器レジスタでの比較演算
結果を反映させることができるステータスレジスタとを
具備する独特な構成を有するためである。

【図面の簡単な説明】

第１図および第２図は、それぞれ本発明の中央演算処理
装置の命令解読／実行制御部とレジスタ構成を示すブロ
ック図であり、第３図は、従来の中央演算処理装置の命令解読／実行制
御部と制御回路部のブロック図である。〔主な参照番号〕１０１・・命令格納レジスタ、１０２・・命令デコーダ
、１０３・・マイクロコード記憶回路、１０４・・デコーダ、１０５．１０６．１０７．１０８・・比較器レジスタ、
１０９・・ステータスレジスタ、１５１・・マイクロ命令アドレス信号、１５２・・マイ
クロ命令記憶回路出力、１５３・・比較イネーブル信号
、１５４・・レジスタ人力信号、１５５・・レジスタ出力信号、１５６・・データバス、
１５７．１５８．１５９．１６０・・比較結果信号、２
０２・・制御回路、２５１・・デコーダ出力回路、３０
１・・デコーダ、３０２・・比較器、３０３．３０４．
３０５・・・汎用レジスタ、３０６・・ステータスレジ
スタ、３５１・・レジスタ入力信号、３５２・・レジスタ出力信号、３５３・３５４・３５５・３５６・被比較値人力信号、比較値人力信号、比較イネーブル信号、比較結果信号

Claims

【特許請求の範囲】データを格納する機能を持つ複数の汎用レジスタと、前
記汎用レジスタに格納されているデータと任意のデータ
とを比較する比較器と、前記比較器における比較演算結
果の状態を格納するステータスレジスタと、を具備する
中央演算処理装置において、前記汎用レジスタが、格納データと任意のデータとを比
較演算する機能を有する比較器レジスタであって、前記
ステータスレジスタが、前記複数の比較器レジスタにお
ける比較演算結果の状態を全て格納できる容量であり、
１回の比較演算命令により任意のデータと複数の前記比
較器レジスタの格納データとの比較演算が実行可能であ
ることを特徴とする中央演算処理装置。