JPH02123448A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JPH02123448A JPH02123448A JP63278964A JP27896488A JPH02123448A JP H02123448 A JPH02123448 A JP H02123448A JP 63278964 A JP63278964 A JP 63278964A JP 27896488 A JP27896488 A JP 27896488A JP H02123448 A JPH02123448 A JP H02123448A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- processor
- output
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の処理装置で共有されたバスの使用権を調停するバ
ス調停回路に関し、 1つの処理装置によるバスの使用権の占有を防ぐことを
目的とし、 バスの占有を指示するための第1タイミング信号と前記
バスの占有を解除するための第2タイミング信号とを出
力する処理装置と、第1タイミング信号に応じて処理装
置による前記バスを介したデータの入出力動作を許可す
る制御信号を出力するとともに、第2タイミング信号に
応じてこの制御信号の出力を停止するバス使用権制御手
段と、バス使用権制御手段による制御信号の出力状態に
関する時間に応じてバス使用権制御手段による制御信号
の出力の停止を指示する時間測定手段とを備えるように
構成する。
ス調停回路に関し、 1つの処理装置によるバスの使用権の占有を防ぐことを
目的とし、 バスの占有を指示するための第1タイミング信号と前記
バスの占有を解除するための第2タイミング信号とを出
力する処理装置と、第1タイミング信号に応じて処理装
置による前記バスを介したデータの入出力動作を許可す
る制御信号を出力するとともに、第2タイミング信号に
応じてこの制御信号の出力を停止するバス使用権制御手
段と、バス使用権制御手段による制御信号の出力状態に
関する時間に応じてバス使用権制御手段による制御信号
の出力の停止を指示する時間測定手段とを備えるように
構成する。
(産業上の利用分野)
本発明は、複数のプロセッサで共有するバスの使用権を
調停するバス調停回路に関するものである。
調停するバス調停回路に関するものである。
(従来の技術〕
例えば、複数のプロセッサが共通のハスに接続されてい
るシステムにおい一ζは、ハス調停回路を用いて複数の
ブロセッナの間でバスの使用権を調停する必要がある。
るシステムにおい一ζは、ハス調停回路を用いて複数の
ブロセッナの間でバスの使用権を調停する必要がある。
第4図に、ハス調停回路を用いた従来例を示す。
マスクプロセッサ401は、バスの使用権を要求する際
乙、=アクセス要求信号S1とこのアクセス要求信号′
:汽と所定の関係にあるタイミング信−号1゛1を出力
する。
乙、=アクセス要求信号S1とこのアクセス要求信号′
:汽と所定の関係にあるタイミング信−号1゛1を出力
する。
調停部430のアクセス要求検出部431は、アクセス
要求信号Sつに応じてバス使用権の調停動作を行ない、
タイミング信号1゛、の立ちl−がりに同期してハスリ
クエスト信号を“1゛として出力する。
要求信号Sつに応じてバス使用権の調停動作を行ない、
タイミング信号1゛、の立ちl−がりに同期してハスリ
クエスト信号を“1゛として出力する。
このハスリクエスト信号は、バスバッファ4゜4の制御
端子Sに導入され、パスバッファ404のバッファ動作
を有効とする。−力、パスハッソア405の制御端子S
にはハスリクエスト信号が反転入力されており、パスバ
ッファ405はバッファと17で動作し2ない。
端子Sに導入され、パスバッファ404のバッファ動作
を有効とする。−力、パスハッソア405の制御端子S
にはハスリクエスト信号が反転入力されており、パスバ
ッファ405はバッファと17で動作し2ない。
ごのようにして、マスタブL:lセノリ401は、バス
の使用権を獲得してバスを介したY〜夕の授受を行ない
、ごのデータの授受が終了した後乙こタイミング信号′
■゛2を出力づ−る。
の使用権を獲得してバスを介したY〜夕の授受を行ない
、ごのデータの授受が終了した後乙こタイミング信号′
■゛2を出力づ−る。
リセント信号生成部432は、このタイミング信号T2
に応じてリセッ[・信号を住成[,71、二のリセット
信号に基づいて、アクセス要求検出部431はパスリク
エスト信号を“0゛とする。
に応じてリセッ[・信号を住成[,71、二のリセット
信号に基づいて、アクセス要求検出部431はパスリク
エスト信号を“0゛とする。
ハスリクエスト信号が0゛であるときは、スレーブプロ
セッサ402に接続された)\′スハッファ405が動
作する。このとき5.アクセス要求信号SSを出力する
ことにより、スレーシブ11セツサ402がハスの使用
権を獲得し、バスを介したデータの授受を行な・うこと
ができる。
セッサ402に接続された)\′スハッファ405が動
作する。このとき5.アクセス要求信号SSを出力する
ことにより、スレーシブ11セツサ402がハスの使用
権を獲得し、バスを介したデータの授受を行な・うこと
ができる。
ところで、上述した従来方式にあっては、マスクプロセ
ッサ401から供給されるタイミング信号T2に応じて
ハスリクエスト信号が変化して、スレーブプロセッサ4
02に接続されたパスバッファ405の動作が有効とな
る。
ッサ401から供給されるタイミング信号T2に応じて
ハスリクエスト信号が変化して、スレーブプロセッサ4
02に接続されたパスバッファ405の動作が有効とな
る。
このため、マスタプロセッサ401にタイミング信号T
2を出力できないような障害が生じた場合は、バスリク
エスト信号が“°1゛となったままとなり、スレーブプ
ロセンサ402がバスを使用することができな(なると
いう問題点があった。
2を出力できないような障害が生じた場合は、バスリク
エスト信号が“°1゛となったままとなり、スレーブプ
ロセンサ402がバスを使用することができな(なると
いう問題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、処理装置に障害が発生した場合に1つの処理装置
がバスの使用権を占有することを防ぐよ・)にしまたバ
ス調停回路を提供することを目的としている。
あり、処理装置に障害が発生した場合に1つの処理装置
がバスの使用権を占有することを防ぐよ・)にしまたバ
ス調停回路を提供することを目的としている。
(課題を解決するだめの手段〕
第1図は、本発明のハス調停回路の原理ブロック図であ
る。
る。
図において、処理装置111は、ハスの占有を指示する
ための第1タイミング信閃とバスの占有を解除するため
の第2タイミング信号とを出力する。
ための第1タイミング信閃とバスの占有を解除するため
の第2タイミング信号とを出力する。
ハス使用権制御手段121は、第1タイミング信号に応
じて処理装置111によるバスを介したデータの入出力
動作を許可する制御信号を出力するとともに、第2タイ
ミング信号に応じてこの制御信号の出力を停止する。
じて処理装置111によるバスを介したデータの入出力
動作を許可する制御信号を出力するとともに、第2タイ
ミング信号に応じてこの制御信号の出力を停止する。
時間測定手段131は、バス使用権制御手段121によ
る制御信号の出力状態に関する時間に応じて、バス使用
権制御手段121による制御信号の出力の停止を指示す
る。
る制御信号の出力状態に関する時間に応じて、バス使用
権制御手段121による制御信号の出力の停止を指示す
る。
〔作 用]
処理装置111から供給される第1タイミング信号に応
じて、バス使用権制御手段121は処理装置111によ
るバスを介し7たデータの入出力動作を許可する制御信
号を出力する。時間測定手段131ば、この制御信号の
出力状態に関する時間を測定し、この測定結果に基づい
てバス使用権制御手段121による制御信号の出力の停
止を指示する。
じて、バス使用権制御手段121は処理装置111によ
るバスを介し7たデータの入出力動作を許可する制御信
号を出力する。時間測定手段131ば、この制御信号の
出力状態に関する時間を測定し、この測定結果に基づい
てバス使用権制御手段121による制御信号の出力の停
止を指示する。
バス使用権制御手段121は、時間測定手段131によ
る制御信号の出力の停止の指示あるいは処理装置111
から供給される第2タイミング信号に応じて制御信号の
出力を停止し、処理装置111によるバスの占有を解除
する。
る制御信号の出力の停止の指示あるいは処理装置111
から供給される第2タイミング信号に応じて制御信号の
出力を停止し、処理装置111によるバスの占有を解除
する。
本発明にあっては、第2タイミング信号あるいは時間測
定手段131による制御信号の出力の停止の指示に基づ
いて、バス使用権制御手段121は処理装置111によ
るバスの占有を解除する。
定手段131による制御信号の出力の停止の指示に基づ
いて、バス使用権制御手段121は処理装置111によ
るバスの占有を解除する。
従って、第2タイミング信号が供給されない場合におい
ても、処理装置111がバスの使用権を独占することは
ない。
ても、処理装置111がバスの使用権を独占することは
ない。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例におけるバス調停回路の構
成を示す。
成を示す。
■、 と 1 との
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
処理装置111は、マスクプロセッサ201に相当する
。
。
バス使用権制御手段121は、バスリクエスト信号生成
部231.リセット信号生成部232゜アンドゲート2
33に相当する。
部231.リセット信号生成部232゜アンドゲート2
33に相当する。
時間測定手段131は、タイマ回路240に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
■、 の および
第3図は、第2図に示した実施例の動作を表すタイミン
グ図である。
グ図である。
第2図において、マスクプロセッサ201はバス206
の使用権を要求する際に、アクセス要求信号S、とこの
アクセス要求信号S、と所定の関係にあるタイミング信
号TI (第3図(a)参照)を出力して、バスリクエ
スト信号生成部231に供給する。
の使用権を要求する際に、アクセス要求信号S、とこの
アクセス要求信号S、と所定の関係にあるタイミング信
号TI (第3図(a)参照)を出力して、バスリクエ
スト信号生成部231に供給する。
バスリクエスト信号生成部231は、このアクセス要求
信号S、とスレーブプロセッサ202から供給されるア
クセス要求信号Ssに応じて調停動作を行なう。
信号S、とスレーブプロセッサ202から供給されるア
クセス要求信号Ssに応じて調停動作を行なう。
この調停動作の結果、マスクプロセッサ201にバス2
06の使用権が与えられる場合は、バスリクエスト信号
生成部231によって生成されるバスリクエスト信号R
Qは、タイミング信号T。
06の使用権が与えられる場合は、バスリクエスト信号
生成部231によって生成されるバスリクエスト信号R
Qは、タイミング信号T。
の立ち上がりに同期して“1”°となる(第3図(C)
参照)。
参照)。
このバスリクエスト信号RQは、バスバッファ205a
の制御端子Sに入力されており、また、パスバッファ2
05bの制御端子Sに反転入力されている。また、マス
タプロセッサ201はパスバッファ205aを介してバ
ス206に接続されており、スレーブプロセッサ202
はバスバッファ205bを介してバス206に接続され
ている。
の制御端子Sに入力されており、また、パスバッファ2
05bの制御端子Sに反転入力されている。また、マス
タプロセッサ201はパスバッファ205aを介してバ
ス206に接続されており、スレーブプロセッサ202
はバスバッファ205bを介してバス206に接続され
ている。
パスバッファ205aは制御端子Sに“1゛が入力され
たときにバッファとして動作し、“0”が入力されたと
きはマスクプロセッサ201とバス206とを絶縁状態
とするように構成されている。パスバッファ205bは
、逆に、制御端子Sに“0”が入力されたときにバッフ
ァとして動作し、°“1”が入力されたときはスレーブ
プロセッサ202とバス206とを絶縁状態とするよう
に構成されている。
たときにバッファとして動作し、“0”が入力されたと
きはマスクプロセッサ201とバス206とを絶縁状態
とするように構成されている。パスバッファ205bは
、逆に、制御端子Sに“0”が入力されたときにバッフ
ァとして動作し、°“1”が入力されたときはスレーブ
プロセッサ202とバス206とを絶縁状態とするよう
に構成されている。
従って、バスリクエスト信号RQが“l゛となっている
間はパスバッファ205aがバッファとして動作し、マ
スクプロセッサ201はバス2゜6を介してデータの授
受を行なう。一方、スレーブプロセッサ202とバス2
06とは切り離された状態となる。
間はパスバッファ205aがバッファとして動作し、マ
スクプロセッサ201はバス2゜6を介してデータの授
受を行なう。一方、スレーブプロセッサ202とバス2
06とは切り離された状態となる。
また、このバスリクエスト信号RQは、タイマ回路24
0を形成している7個のD型−フリップフロップ(D−
FF)241a、241b、−−241gのそれぞれの
プリセット端子PR(負論理)に導入されている。従っ
て、ハスリフニス[・信号RQが“0゛のときプリセッ
ト処理が行なわれ、D−FF241a、−−−,241
gのそれぞれの出力端子Qからの出力は“1′′に設定
される。
0を形成している7個のD型−フリップフロップ(D−
FF)241a、241b、−−241gのそれぞれの
プリセット端子PR(負論理)に導入されている。従っ
て、ハスリフニス[・信号RQが“0゛のときプリセッ
ト処理が行なわれ、D−FF241a、−−−,241
gのそれぞれの出力端子Qからの出力は“1′′に設定
される。
また、D−FF241a、−−−,241gのそれぞれ
のクロック端子には、第3図(d)に示したようなりロ
ック信号φがスレーブプロセッサ2゜2から供給されて
いる。
のクロック端子には、第3図(d)に示したようなりロ
ック信号φがスレーブプロセッサ2゜2から供給されて
いる。
D−FF241aの入力端子りは接地されており、D−
FF241aの出力端子QはD−FF241bの入力端
子りに接続されている。同様にして、D−FF241b
、 ・・・、241gは直列に接続されている。
FF241aの出力端子QはD−FF241bの入力端
子りに接続されている。同様にして、D−FF241b
、 ・・・、241gは直列に接続されている。
ハスリクエスト信号RQが′”1′となると、DFF2
41a、−,241gのブリセラ1〜処理は解除され、
クロック信号φに同期した動作が開始される。、D−F
F241.aの入力端子りに入力された固定論理“0゛
は、D−FF241b。
41a、−,241gのブリセラ1〜処理は解除され、
クロック信号φに同期した動作が開始される。、D−F
F241.aの入力端子りに入力された固定論理“0゛
は、D−FF241b。
・・・、241.gに順に伝達される。これにより、D
FF241gの出力はパスリフニス1信号RQが“1゛
となった時点から7クロツク分の時間が経過したときに
“0゛となる。
FF241gの出力はパスリフニス1信号RQが“1゛
となった時点から7クロツク分の時間が経過したときに
“0゛となる。
このようにして、タイマ回路240は例えば7クロツク
分の時間が設定されたタイマとして動作し、このD〜F
F 241 gの出力をリセット信号R2としてアン
ドゲート233の入力端子の一方に供給する。
分の時間が設定されたタイマとして動作し、このD〜F
F 241 gの出力をリセット信号R2としてアン
ドゲート233の入力端子の一方に供給する。
ところで、マスタプロセンサ201の動作が正常である
場合は、マスクプロセッサ201は、バスリクエスト信
号RQと所定の関係を持ちマスクプロセッサ201によ
るバス206のアクセスが終了したごとを示すタイミン
グ信号′I゛2を出力する。このタイミング信号T2ば
、第3図(b)に示したように、ハスリクエスト信号R
Qが” 1 ”となった後に°“0“となり、バス20
6を介したデータの授受の終了後に1“となる。ごこで
、バスリクエスト信号RQが1″゛となった時点からタ
イミング信号T2が“1゛となるまでの時間は、マクロ
ツク分の時間よりも短いものとする(例えば5クロック
分の時間)。
場合は、マスクプロセッサ201は、バスリクエスト信
号RQと所定の関係を持ちマスクプロセッサ201によ
るバス206のアクセスが終了したごとを示すタイミン
グ信号′I゛2を出力する。このタイミング信号T2ば
、第3図(b)に示したように、ハスリクエスト信号R
Qが” 1 ”となった後に°“0“となり、バス20
6を介したデータの授受の終了後に1“となる。ごこで
、バスリクエスト信号RQが1″゛となった時点からタ
イミング信号T2が“1゛となるまでの時間は、マクロ
ツク分の時間よりも短いものとする(例えば5クロック
分の時間)。
このタイミング信号T2はリセット信号生成部232に
供給され、リセット信号生成部232はこのタイミング
信号T2の立ち上がりに同期して°”0゛となるような
リセット信号R1を生成してアンドゲート233の入力
端子の他方に供給する。
供給され、リセット信号生成部232はこのタイミング
信号T2の立ち上がりに同期して°”0゛となるような
リセット信号R1を生成してアンドゲート233の入力
端子の他方に供給する。
アンドゲート233の出力は、リセット信号R4および
リセット信号R2の何れか一方が“o゛となったときに
0′′となり、このアンドゲート233の出力はりセン
I・信号R0としてバスリクエスト信号生成部231の
リセッ1一端子R3(負論理)に供給されている。
リセット信号R2の何れか一方が“o゛となったときに
0′′となり、このアンドゲート233の出力はりセン
I・信号R0としてバスリクエスト信号生成部231の
リセッ1一端子R3(負論理)に供給されている。
従って、マスクプロセッサ201が正常に動作している
場合は、リセット信号R6はりセット信号R3に応じて
変化し、このリセット信号R8が“0゛となったときに
、第3図(C)に点線で示したようにバスリクエスト信
号RQは゛oパとなる。
場合は、リセット信号R6はりセット信号R3に応じて
変化し、このリセット信号R8が“0゛となったときに
、第3図(C)に点線で示したようにバスリクエスト信
号RQは゛oパとなる。
−・方、マスクプロセッサ201にタイミング信号T2
を出力できないような障害が発生した場合は、リセット
信号R5ば“′ビのままとなるが、この場合、リセット
信号R6はりセット信号R2に応じて“0′′となる。
を出力できないような障害が発生した場合は、リセット
信号R5ば“′ビのままとなるが、この場合、リセット
信号R6はりセット信号R2に応じて“0′′となる。
このリセット信号R0に基づいて、バスリクエスト信号
RQは第3図(c)に実線で示したように、それ自身の
立ち上がりの時点から7クロツク分の時間が経過したと
きに“0°゛となるように変化する。
RQは第3図(c)に実線で示したように、それ自身の
立ち上がりの時点から7クロツク分の時間が経過したと
きに“0°゛となるように変化する。
バスリクエスト信号RQが“0“となったことにより、
ハスバッファ205bがバッファとして動作し、スレー
ブプロセッサ202はバス206を用いたデータの授受
が可能となる。
ハスバッファ205bがバッファとして動作し、スレー
ブプロセッサ202はバス206を用いたデータの授受
が可能となる。
1−11刊岨ζ佐
上述したように、マスクプロセッサ201がバス206
の使用権を保持しているときに、r)−FF241a、
・・・、241gはクロック信号φに同期して動作
し、7クロツク分の時間が経過するとリセット信号R2
を生成する。リセット信号R0は、このリセット信号R
2とリセット信号生成部232によって生成されたリセ
ット信号R4に基づいて生成される。
の使用権を保持しているときに、r)−FF241a、
・・・、241gはクロック信号φに同期して動作
し、7クロツク分の時間が経過するとリセット信号R2
を生成する。リセット信号R0は、このリセット信号R
2とリセット信号生成部232によって生成されたリセ
ット信号R4に基づいて生成される。
従って、マスクプロセッサ201がバス206の使用権
を獲得してから所定の時間が経過したときにバスリクエ
スト信号RQを“0°゛として、スレーブプロセッサ2
02にバス206の使用権を与えることが可能となる。
を獲得してから所定の時間が経過したときにバスリクエ
スト信号RQを“0°゛として、スレーブプロセッサ2
02にバス206の使用権を与えることが可能となる。
これにより、マスクプロセッサ201にタイミング信号
T2を出力できないような障害が発生した場合でも、マ
スクプロセッサ201がバス206を占有することを防
ぐことができる。
T2を出力できないような障害が発生した場合でも、マ
スクプロセッサ201がバス206を占有することを防
ぐことができる。
N−虜LIIU腹贋様
なお、上述した本発明の実施例にあっては、スレーブプ
ロセッサ202から供給されるクロック信号φに基づい
て、タイマ回路240により所定の時間を測定する場合
を考えたが、これに限らず、マスクプロセッサ201が
バス206の使用権を保持している時間が所定の時間を
超えた時点を検出するものであれば適用できる。また、
タイマ回路240に設定する時間にも限定されない。
ロセッサ202から供給されるクロック信号φに基づい
て、タイマ回路240により所定の時間を測定する場合
を考えたが、これに限らず、マスクプロセッサ201が
バス206の使用権を保持している時間が所定の時間を
超えた時点を検出するものであれば適用できる。また、
タイマ回路240に設定する時間にも限定されない。
更に、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、バス使用権制御手段
による制御信号の出力状態に関する時間に応じて、時間
測定手段によりバス使用権制御手段による制御信号の出
力の停止が指示される。従って、第2タイミング信号が
供給されない場合でも、処理装置によるバスの占有を解
除することが可能となり、処理装置に障害が発生した場
合においても処理装置がバスを独占することはないので
、実用的には極めて有用である。
による制御信号の出力状態に関する時間に応じて、時間
測定手段によりバス使用権制御手段による制御信号の出
力の停止が指示される。従って、第2タイミング信号が
供給されない場合でも、処理装置によるバスの占有を解
除することが可能となり、処理装置に障害が発生した場
合においても処理装置がバスを独占することはないので
、実用的には極めて有用である。
第1図は本発明のバス調停回路の原理ブロック図、第2
図は本発明の一実施例によるバス調停回路を用いたシス
テムの構成図、 第3図は実施例の動作を表すタイミング図、第4図は従
来のバス調停回路の説明図である。 図において、 111は処理装置、 121はバス使用権制御手段、 131は時間測定手段、 201.401はマスタブロセ・ンサ、202.402
はスレーブプロセ・ンサ、205.404.405はバ
スノ〈・ソファ、206はバス、 231はバスリクエスト信号生成部、 232.432はリセ・ント信号生成部、233はアン
ドゲート、 240はタイマ回路、 241はD−FF。 430は調停部、 431はアクセス要求検出部である。
図は本発明の一実施例によるバス調停回路を用いたシス
テムの構成図、 第3図は実施例の動作を表すタイミング図、第4図は従
来のバス調停回路の説明図である。 図において、 111は処理装置、 121はバス使用権制御手段、 131は時間測定手段、 201.401はマスタブロセ・ンサ、202.402
はスレーブプロセ・ンサ、205.404.405はバ
スノ〈・ソファ、206はバス、 231はバスリクエスト信号生成部、 232.432はリセ・ント信号生成部、233はアン
ドゲート、 240はタイマ回路、 241はD−FF。 430は調停部、 431はアクセス要求検出部である。
Claims (1)
- (1)バスの占有を指示するための第1タイミング信号
と前記バスの占有を解除するための第2タイミング信号
とを出力する処理装置(111)と、前記第1タイミン
グ信号に応じて前記処理装置(111)による前記バス
を介したデータの入出力動作を許可する制御信号を出力
するとともに、前記第2タイミング信号に応じてこの制
御信号の出力を停止するバス使用権制御手段(121)
と、前記バス使用権制御手段(121)による制御信号
の出力状態に関する時間に応じて、前記バス使用権制御
手段(121)による制御信号の出力の停止を指示する
時間測定手段(131)と、を備えるように構成したこ
とを特徴とするバス調停回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278964A JPH02123448A (ja) | 1988-11-02 | 1988-11-02 | バス調停回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63278964A JPH02123448A (ja) | 1988-11-02 | 1988-11-02 | バス調停回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02123448A true JPH02123448A (ja) | 1990-05-10 |
Family
ID=17604522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63278964A Pending JPH02123448A (ja) | 1988-11-02 | 1988-11-02 | バス調停回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02123448A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975238A (ja) * | 1972-11-22 | 1974-07-19 | ||
JPS5923826B2 (ja) * | 1981-04-28 | 1984-06-05 | チヤンピオン犬具株式会社 | 電動毛玉切梳機 |
JPS60230255A (ja) * | 1984-04-28 | 1985-11-15 | Toshiba Corp | マイクロプロセツサ |
-
1988
- 1988-11-02 JP JP63278964A patent/JPH02123448A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4975238A (ja) * | 1972-11-22 | 1974-07-19 | ||
JPS5923826B2 (ja) * | 1981-04-28 | 1984-06-05 | チヤンピオン犬具株式会社 | 電動毛玉切梳機 |
JPS60230255A (ja) * | 1984-04-28 | 1985-11-15 | Toshiba Corp | マイクロプロセツサ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02293959A (ja) | インタフェース装置 | |
JPH06231074A (ja) | システムバスの多重アクセス方式 | |
JPH02123448A (ja) | バス調停回路 | |
JPH03263158A (ja) | 共通バス調停制御方式 | |
JP3626292B2 (ja) | バスインタフェース制御方式 | |
JPH04323755A (ja) | Dma装置 | |
JPS6214868B2 (ja) | ||
JPH05242048A (ja) | マルチ・プロセッサ・システムの直列調停方法およびその装置 | |
JPH01302459A (ja) | 高速同期式データ転送方式 | |
JP2756445B2 (ja) | 非同期回路リセット方式 | |
JP2677657B2 (ja) | バス制御方式 | |
JPS621051A (ja) | バス制御装置 | |
JPH05165541A (ja) | 電子回路 | |
JPS61138353A (ja) | 共通バスの使用権制御方式 | |
JPH03240859A (ja) | マルチプロセッサ共有資源管理方式 | |
JPS5847468Y2 (ja) | マイクロプロセツサ相互排除回路 | |
JP2714163B2 (ja) | バス制御方式 | |
JP2569534B2 (ja) | マイクロコンピユ−タ | |
JPH04104348A (ja) | バス制御方式 | |
JPH0240754A (ja) | Dmaユニット | |
JPH04148266A (ja) | マルチプロセッサシステム | |
JPH0991247A (ja) | バス調停装置 | |
JPH02247760A (ja) | 入力信号調停器 | |
JPH01175064A (ja) | バスエラー検出回路 | |
JPH01137355A (ja) | 1チップマイクロプロセッサの出力回路 |