[go: up one dir, main page]

JPH02122669A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02122669A
JPH02122669A JP27782188A JP27782188A JPH02122669A JP H02122669 A JPH02122669 A JP H02122669A JP 27782188 A JP27782188 A JP 27782188A JP 27782188 A JP27782188 A JP 27782188A JP H02122669 A JPH02122669 A JP H02122669A
Authority
JP
Japan
Prior art keywords
film
forming
silicon nitride
oxide film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27782188A
Other languages
Japanese (ja)
Inventor
Kunio Aomura
青村 國男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27782188A priority Critical patent/JPH02122669A/en
Publication of JPH02122669A publication Critical patent/JPH02122669A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To reduce the size of an SBD, to eliminate photoresist process and to reduce the cost by forming a smaller self-matching pattern when a silicon nitride pattern is formed and forming a self-matching guard ring region while employing the smaller pattern. CONSTITUTION:A silicon oxide film 104 is formed at the inside of a photoresist film 105. Then the photoresist film 105 is masked again and a silicon nitride film 103 is etched, then the silicon nitride film 103 is patterned similarly to the photoresist film pattern. Thereafter, the photoresist film 105 is removed and thermal oxidation is carried out thus oxidizing the silicon substrate 101 not covered with the silicon nitride film 103 and forming an oxidation film 106 selectively on the surface. Then boron is added onto the surface of the silicon substrate 101 through the thin silicon nitride film 103 and an oxidation film 102 thus forming a p-type guard ring region 107.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にショットキ
・バリア・ダイオード(以後SBDと略す)の製造方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a Schottky barrier diode (hereinafter abbreviated as SBD).

〔従来の技術〕[Conventional technology]

金属と半導体の接触界面に生じる障壁を用いたダイオー
ドは、一般にショットキ・バリア・ダイオード(SBD
)と呼ばれるが、このSBDは、通常のp−n接合を用
いたダイオードに比べ、順方向露出が低く、また寄生容
量も小さいため、集積回路に多用されている。しかし、
こうしたSBDは通常金属電極が平面的に半導体基板に
接しているだけであるため、SBDに逆方向露出を印加
した場合に金属電極の半導体基板と接する部分の端部に
電界が集中し、耐圧が著しく低下する、そのため漏れ電
流(リーク電流)が発生して、このリーク電流を防止す
るために一般的には半導体基板に接する金属電極の外周
部分に基板とは逆導電型の不純物領域(ガードリング)
が形成される。
A diode that uses a barrier that occurs at the contact interface between a metal and a semiconductor is generally called a Schottky barrier diode (SBD).
), but this SBD is often used in integrated circuits because it has lower forward exposure and smaller parasitic capacitance than a diode using a normal p-n junction. but,
In such an SBD, the metal electrode is usually only in contact with the semiconductor substrate in a plane, so when reverse exposure is applied to the SBD, the electric field is concentrated at the end of the part of the metal electrode in contact with the semiconductor substrate, and the withstand voltage decreases. As a result, a leakage current occurs, and to prevent this leakage current, an impurity region (guard ring) of a conductivity type opposite to that of the substrate is generally placed on the outer periphery of the metal electrode in contact with the semiconductor substrate. )
is formed.

以下に、従来のガードリングをそなえたSBDの製造方
法を第3図(a)〜(f)を用いて説明する。
Below, a method for manufacturing a conventional SBD equipped with a guard ring will be explained using FIGS. 3(a) to 3(f).

第3図(a)のように、n型のシリコン基板301の表
面に第3図(a)に示すように酸化膜302とシリコン
窒化膜303を順次形成する。この酸化膜302及びシ
リコン窒化膜303は各々500人、1000人位の膜
厚に形成される。
As shown in FIG. 3(a), an oxide film 302 and a silicon nitride film 303 are sequentially formed on the surface of an n-type silicon substrate 301 as shown in FIG. 3(a). The oxide film 302 and silicon nitride film 303 are formed to a thickness of about 500 and 1000, respectively.

次に、フォトレジスト膜305を全面に塗布した後、所
望の位置に選択的に形成し、このフォトレジスト膜30
5をマスクとしてHF液によりシリコン窒化膜303を
第3図(b)のように除去する。
Next, after applying a photoresist film 305 to the entire surface, it is selectively formed at desired positions, and this photoresist film 305 is
The silicon nitride film 303 is removed using HF solution using No. 5 as a mask as shown in FIG. 3(b).

次にフォトレジスト膜305を除去し、続いて熱酸化を
行なう。この時、残存シリコン窒化膜303が耐酸化性
膜であるため、残存シリコン窒化膜303で覆われてい
るシリコン基板301は酸化されず、一方シリコン窒化
膜303で覆われていないシリコン基板301は酸化さ
れ、第3図(c)のように基板表面に選択的に酸化膜3
06が形成される。この選択的酸化膜306は、−股肉
には、1000℃のスチーム雰囲気で60分酸化し、0
.8〜1.0μmの膜厚にするのが適当である。
Next, the photoresist film 305 is removed, followed by thermal oxidation. At this time, since the remaining silicon nitride film 303 is an oxidation-resistant film, the silicon substrate 301 covered with the remaining silicon nitride film 303 is not oxidized, while the silicon substrate 301 not covered with the silicon nitride film 303 is oxidized. Then, as shown in FIG. 3(c), an oxide film 3 is selectively formed on the substrate surface.
06 is formed. This selective oxidation film 306 is formed on the crotch by oxidizing it in a steam atmosphere at 1000°C for 60 minutes, and then
.. It is appropriate to set the film thickness to 8 to 1.0 μm.

次にガードリング部を形成するために、まずフォトレジ
スト膜313を全面塗布した後、選択的酸化膜306で
囲まれた領域内に選択的に形成する。続いて、このフォ
トレジスト膜313と選択的酸化膜306をマスクにし
、薄いシリコン窒化膜303と酸化膜302を通してイ
オン注入法によりシリコン基板301の表面にポロンを
添加し、p型のガードリング領域307を第3図(d)
のように形成する。この時のポロンのイオン注入条件は
エネルギーを60KeV、ドーズ量を5E13cm−2
にするのが適当である。
Next, in order to form a guard ring portion, a photoresist film 313 is first applied over the entire surface, and then selectively formed in a region surrounded by a selective oxide film 306. Next, using the photoresist film 313 and selective oxide film 306 as a mask, poron is added to the surface of the silicon substrate 301 by ion implantation through the thin silicon nitride film 303 and oxide film 302 to form a p-type guard ring region 307. Figure 3(d)
form like this. The poron ion implantation conditions at this time were an energy of 60 KeV and a dose of 5E13 cm-2.
It is appropriate to do so.

次にフォトレジスト膜313を除去し、熱処理をして添
加したポロンの活性化及びイオン注入によるシリコン結
晶欠陥の除去を行なう。続いてシリコン窒化膜303と
酸化膜302を除去しp型ガードリング領域307とn
型シリコン基板3010表面を露出し、第3図(e)に
示すように基板表面に白金シリサイド層308を形成す
る。この白金シリサイド層308は、基板表面に白金薄
膜を蒸着し、熱処理を行なうことにより、シリコンと接
触している領域では白金シリサイドが形成され、酸化膜
306の表面の白金は変化せずそのまま白金薄膜が残る
ためその後王水により白金のみを除去して形成する。
Next, the photoresist film 313 is removed, heat treatment is performed to activate the added poron, and silicon crystal defects are removed by ion implantation. Subsequently, the silicon nitride film 303 and the oxide film 302 are removed to form the p-type guard ring region 307 and the n-type guard ring region 307.
The surface of the mold silicon substrate 3010 is exposed, and a platinum silicide layer 308 is formed on the substrate surface as shown in FIG. 3(e). This platinum silicide layer 308 is formed by depositing a platinum thin film on the substrate surface and performing heat treatment, so that platinum silicide is formed in the area that is in contact with silicon, and the platinum on the surface of the oxide film 306 remains unchanged as a platinum thin film. Since this remains, only the platinum is removed using aqua regia.

次にチタン・タングステン薄膜309とアルミニウム薄
膜310とによる電極を選択的に形成し、第3図(「)
に示すようなガードリング領域3θ7を有する、SBD
を完成す。チタン・タングステンl膜309はアルミニ
ウム薄膜310が白金シリサイド層308と反応し、白
金シリサイド層によるSBD特性を変化させることを防
止するために設けられている。
Next, electrodes made of a titanium/tungsten thin film 309 and an aluminum thin film 310 are selectively formed.
An SBD having a guard ring region 3θ7 as shown in
complete. The titanium/tungsten film 309 is provided to prevent the aluminum thin film 310 from reacting with the platinum silicide layer 308 and changing the SBD characteristics due to the platinum silicide layer.

なお、このSBDの一方の電極310に対応する他方の
電極は、図示していないが、シリコン基板301そのも
のであり、シリコン基板301の底面に形成されていて
も良い。
Although not shown, the other electrode corresponding to one electrode 310 of this SBD is the silicon substrate 301 itself, and may be formed on the bottom surface of the silicon substrate 301.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のSBDの製造方法では、第3図(d)の
工程において、p型ガードリング領域307を形成する
ために新たにフォトレジス)[313を設けている。そ
して、ガードリング領域307を確実に設けるためには
、フォトレジスI−[313をある程度の目合せ余裕を
持って形成する必要があり、その目合せ余裕分面積が大
きくなるいう欠点がある。
In the conventional SBD manufacturing method described above, a photoresist (313) is newly provided in order to form the p-type guard ring region 307 in the step shown in FIG. 3(d). In order to reliably provide the guard ring region 307, it is necessary to form the photoresist I-[313 with a certain degree of alignment margin, which has the disadvantage that the area increases by the alignment margin.

また、SBD特性は、SBD形成領域の面積に影響され
易い。
Further, the SBD characteristics are easily influenced by the area of the SBD formation region.

〔目的〕〔the purpose〕

本発明の目的は、SBDのガードリング領域をフォトレ
ジスト膜の目合せによらずに形成し得る製造方法を提供
するものである。
An object of the present invention is to provide a manufacturing method that can form a guard ring region of an SBD without relying on alignment of photoresist films.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の製造方法は、第1の導電型の半導体基板表面に
耐酸化性膜を含む第1の絶縁膜と第2の絶縁膜とを形成
する工程と、第2の絶縁膜上に少なくともこの第2の絶
縁膜と耐酸化膜とのエツチング時にマスクになるマスク
膜を選択的に形成する工程と、このマスク膜を使用して
、第2の絶縁膜はマスク膜端よりほぼ等距離に縮小され
た形状に、又少なくとも耐酸化性膜はマスク膜とほぼ同
じ形状にエツチングする工程と、耐酸化性膜をマスクに
して半導体基板を酸化し、選択的に酸化膜を形成する工
程と、この選択的に形成された酸化膜と第2の絶縁膜と
で形成された隙間を通して自己整合的に半導体基板表面
に第2の導電型のガードリング領域を形成する工程と、
このガードリンク領域で囲まれた部分の半導体基板に金
属あるいは、合金層を被着して形成する工程とを有して
いる。すなわち、本発明によれば、ガードリング領域形
成時にフォトレジスト膜の目合せ余裕を考慮必要がなく
、装置の小型化が実現できる。
The manufacturing method of the present invention includes the steps of forming a first insulating film and a second insulating film including an oxidation-resistant film on the surface of a semiconductor substrate of a first conductivity type, and forming at least this insulating film on the second insulating film. A process of selectively forming a mask film that becomes a mask during etching between the second insulating film and the oxidation-resistant film, and using this mask film, the second insulating film is reduced to approximately the same distance from the edge of the mask film. a step of etching the oxidation-resistant film into the same shape as the mask film; a step of oxidizing the semiconductor substrate using the oxidation-resistant film as a mask to selectively form an oxide film; forming a second conductivity type guard ring region on the semiconductor substrate surface in a self-aligned manner through a gap formed between the selectively formed oxide film and the second insulating film;
The method includes a step of depositing and forming a metal or alloy layer on a portion of the semiconductor substrate surrounded by the guard link region. That is, according to the present invention, there is no need to consider the alignment margin of the photoresist film when forming the guard ring region, and the device can be downsized.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a)〜(「)を参照して本発明の第1の実施例
について示す。
A first embodiment of the present invention will be described with reference to FIGS.

n型のシリコン基板101の表面に酸化膜102とシリ
コン窒化膜103からなる第1の絶縁膜を形成し、続い
て気相成長法によりシリコン酸化膜104の第2の絶縁
膜を第1図(a)のように形成する。この酸化膜102
.シリコン窒化膜103及び気相成長法のシリコン酸化
膜104は各々500人、1000人、5000人程度
0膜厚が適当である。又、n型シリコン基板は選択的に
形成されたn型領域を有するp型シリコン基体上にエピ
タキシャル成長により形成されたn型エピタキシャル層
が適当であるが、図中ではエピタキシャル層のみを示す
A first insulating film consisting of an oxide film 102 and a silicon nitride film 103 is formed on the surface of an n-type silicon substrate 101, and then a second insulating film of a silicon oxide film 104 is formed by vapor phase epitaxy (see FIG. 1). Form as in a). This oxide film 102
.. It is appropriate that the silicon nitride film 103 and the silicon oxide film 104 grown by vapor phase growth have a thickness of about 500, 1,000, and 5,000, respectively. The n-type silicon substrate is preferably an n-type epitaxial layer formed by epitaxial growth on a p-type silicon substrate having selectively formed n-type regions, but only the epitaxial layer is shown in the figure.

次に第1図(b)に示すようにフォトレジスト膜105
を所望の位置に選択的に形成し、このフォトレジスト膜
105をマスクに気相成長法によるシリコン酸化膜10
4をそのパターンの端がフォトレジスト膜105の端よ
り内側になるようにオーバエツチングにより形成する。
Next, as shown in FIG. 1(b), a photoresist film 105 is
is selectively formed at a desired position, and a silicon oxide film 10 is grown by vapor phase growth using this photoresist film 105 as a mask.
4 is formed by overetching so that the edge of the pattern is inside the edge of the photoresist film 105.

続いて再度フォトレジスト膜105をマスクにして異方
性エツチング法を用いてシリコン窒化膜103をエツチ
ングし、はぼフォトレジスト膜パターンと同じ形状にシ
リコン窒化膜103をパターニングする。
Subsequently, the silicon nitride film 103 is etched again using the photoresist film 105 as a mask using an anisotropic etching method, and the silicon nitride film 103 is patterned into the same shape as the photoresist film pattern.

上記の方法以外に下記の方法もある。即ち、異方性エツ
チングにより、フォトレジスト膜105をマスクに気相
成長法のシリコン酸化膜104とシリコン窒化膜103
を連続して、はぼフォトレジスト膜と同じ形状にエツチ
ングする。その後、等方性エツチングにより気相成長法
のシリコン酸化膜104を追加エツチングし、所望の形
状を得る。但しこの時には薄い酸化膜102も同時にエ
ツチングされるが、後工程での形状、製法tごは影響を
与えない。
In addition to the above methods, there are also the following methods. That is, by anisotropic etching, the silicon oxide film 104 and the silicon nitride film 103 are grown by vapor phase growth using the photoresist film 105 as a mask.
are continuously etched into the same shape as the photoresist film. Thereafter, the silicon oxide film 104 grown by vapor phase growth is additionally etched by isotropic etching to obtain a desired shape. However, at this time, the thin oxide film 102 is also etched at the same time, but the shape and manufacturing method used in the subsequent process have no effect.

次にフォトレジスト膜105を除去し、続いて熱酸化を
行なう。この時、残存シリコン窒化膜103が耐酸化性
膜であるため、残存シリコン窒化膜103で覆われてい
るシリコン基板101は酸化されず、一方シリコン窒化
膜103で覆われていないシリコン基板101は酸化さ
れ、その表面に選択的に酸化膜106が第1図(c)の
ように形成される。この選択的酸化膜106は1000
℃のスチーム雰囲気で60分酸化し、0.8〜1.0μ
mの膜厚にするのが適当である。
Next, the photoresist film 105 is removed, followed by thermal oxidation. At this time, since the remaining silicon nitride film 103 is an oxidation-resistant film, the silicon substrate 101 covered with the remaining silicon nitride film 103 is not oxidized, while the silicon substrate 101 not covered with the silicon nitride film 103 is oxidized. Then, an oxide film 106 is selectively formed on the surface as shown in FIG. 1(c). This selective oxide film 106 is 1000
Oxidized for 60 minutes in a steam atmosphere at ℃, 0.8~1.0μ
It is appropriate to set the film thickness to m.

次に第1図(d)に示すように前記残存気相成長法のシ
リコン酸化膜104と選択的酸化膜106トヲマスクに
して薄いシリコン窒化膜103と酸化膜102を通して
イオン注入法により、シリコン基板101の表面にボロ
ンを添加し、p型のガードリング領域107を形成する
。この時のボロンのイオン注入条件は、エネルギーを6
0KeV。
Next, as shown in FIG. 1(d), the silicon substrate 101 is implanted by ion implantation through the thin silicon nitride film 103 and oxide film 102 using the residual vapor phase epitaxy method silicon oxide film 104 and selective oxide film 106 as masks. Boron is added to the surface to form a p-type guard ring region 107. The conditions for boron ion implantation at this time are that the energy is 6
0KeV.

ドーズ量を5E13cm〜2以上にするのが適当である
It is appropriate to set the dose amount to 5E13 cm to 2 or more.

次に熱処理を行ない、添加したボロンの活性化及びイオ
ン注入によるシリコン結晶欠陥の除去を行なう。続いて
、残存する気相成長法のシリコン酸化膜104.シリコ
ン窒化膜103及び薄い酸化膜102を除去し、p型ガ
ードリング領域107とn型シリコン基板101の表面
を露出し、これらの表面に白金シリサイド層108を第
1図(e)のように形成する。
Next, heat treatment is performed to activate the added boron and to remove silicon crystal defects by ion implantation. Subsequently, the remaining silicon oxide film 104 . The silicon nitride film 103 and thin oxide film 102 are removed to expose the surfaces of the p-type guard ring region 107 and the n-type silicon substrate 101, and a platinum silicide layer 108 is formed on these surfaces as shown in FIG. 1(e). do.

次にチタン・タングステン薄膜109とアルミニウム薄
膜110とによる電極を選択的に形成し、ガードリング
領域107を有するSBDを完成する(第1図(「))
Next, electrodes made of the titanium/tungsten thin film 109 and the aluminum thin film 110 are selectively formed to complete the SBD having the guard ring region 107 (Fig. 1 ()).
.

本発明では白金シリサイド層によるSBDの製造方法に
ついて説明したが、p型ガードリング領域107とn型
シリコン基板101の表面を露出した後、ただちにアル
ミニウム薄膜による電極を選択的に形成し、白金シリサ
イド層による特性とは異なるダイオード特性を有するS
BDを形成することも可能である。
In the present invention, a method for manufacturing an SBD using a platinum silicide layer has been described, but after exposing the surfaces of the p-type guard ring region 107 and the n-type silicon substrate 101, immediately after selectively forming an electrode using an aluminum thin film, the platinum silicide layer is S with diode characteristics different from those due to
It is also possible to form a BD.

なお、図中には示されていないが、アルミニウム電極1
10に対応する他方の金属電極がシリコン基板101の
底面に設けられても良いし、又シリコン基板101の表
面にオーミック接触する電極を設けて取り出してしも良
い。
Although not shown in the figure, the aluminum electrode 1
The other metal electrode corresponding to 10 may be provided on the bottom surface of the silicon substrate 101, or an electrode may be provided in ohmic contact with the surface of the silicon substrate 101 and taken out.

第2図(a)〜(h)を参照して本発明の第2の実施例
について示す。本実施例ではバイポーラトランジスタに
隣接して、ショットキ・バリア・ダイオードをバイポー
ラトランジスタの飽和動作防止のためのクランプダイオ
ードとして形成する場合を示す。
A second embodiment of the present invention will be described with reference to FIGS. 2(a) to 2(h). This embodiment shows a case where a Schottky barrier diode is formed adjacent to a bipolar transistor as a clamp diode for preventing saturation operation of the bipolar transistor.

第2図(a)〜(c)は第1の実施例と同一であるので
説明を省略する。
Since FIGS. 2(a) to 2(c) are the same as those in the first embodiment, description thereof will be omitted.

第2図(C)において、残存するシリコン酸化膜204
に覆われていないシリコン窒化膜203を自己整合的に
除去する。これは約60℃の熱リン酸中にて行なうのが
適当である。続いて残存するシリコン酸化膜204と薄
い酸化膜202を同時に除去し、選択的酸化膜206と
シリコン窒化膜203との間に自己整合的にシリコン基
板2010表面を露出させた隙間を形成し、熱拡散によ
りこの隙間を通してシリコン基板20の表面にポロンを
拡散しp型ガードリング領域207を形成するとともに
熱酸化を行ない第2図(d)に示すように隙間の表面に
酸化膜211を形成する。
In FIG. 2(C), the remaining silicon oxide film 204
The silicon nitride film 203 that is not covered is removed in a self-aligned manner. This is suitably carried out in hot phosphoric acid at about 60°C. Subsequently, the remaining silicon oxide film 204 and thin oxide film 202 are removed at the same time, a gap is formed between the selective oxide film 206 and the silicon nitride film 203 that exposes the surface of the silicon substrate 2010 in a self-aligned manner, and heat treatment is performed. Poron is diffused onto the surface of the silicon substrate 20 through this gap to form a p-type guard ring region 207, and thermal oxidation is performed to form an oxide film 211 on the surface of the gap as shown in FIG. 2(d).

次に残存シリコン窒化膜203を除去し、その下の薄い
酸化膜202及び前工程で形成した酸化膜211を除去
する。続いて再度ガードリング領域207及びシリコン
基板201の表面に酸化膜212を形成する。この酸化
膜212は熱酸化又は気相成長どちらでも可能であり、
その膜厚は2000人程度0適当である。次にフォトレ
ジスト膜213を選択的に形成し、第2図(e)に示す
ようにこのフォトレジスト膜213をマスクに酸化膜2
12を通してポロンをシリコン基板201の表面に注入
し、p型ベース領域214を形成する。
Next, the remaining silicon nitride film 203 is removed, and the thin oxide film 202 underneath it and the oxide film 211 formed in the previous step are removed. Subsequently, an oxide film 212 is formed again on the guard ring region 207 and the surface of the silicon substrate 201. This oxide film 212 can be formed by either thermal oxidation or vapor phase growth.
The film thickness is suitable for about 2000 people. Next, a photoresist film 213 is selectively formed, and as shown in FIG.
Poron is implanted into the surface of the silicon substrate 201 through 12 to form a p-type base region 214.

次にフォトレジスト膜213を除去し、熱処理を行ない
ベース領域214のポロンを活性化する。
Next, the photoresist film 213 is removed and heat treatment is performed to activate the poron in the base region 214.

続いて第2図(f)のようにp型ベース領域214の上
の酸化膜212に開孔部を設け、この開孔部よりp型ベ
ース領域内にn型不純物を添加し、n型エミッタ領域2
15を形成する。
Next, as shown in FIG. 2(f), an opening is formed in the oxide film 212 above the p-type base region 214, and an n-type impurity is doped into the p-type base region through this opening to form an n-type emitter. Area 2
form 15.

次に少なくともSBD形成領域上の酸化膜212を除去
し、前記工程でn型エミッタ領域215を形成するため
設けられた開孔部と、SBD形成領域上に白金シリサイ
ド層208,208’を第2図(g)のように形成する
。この時、白金シリサイド層208はバイポーラトラン
ジスタのp型ベース領域214とオーム接続された構造
にするため、SBDの開孔部の一部はp型ベース領域2
14の表面が露出するようにするのが適当であり、又p
型ガードリング領域207の一部の表面を露出するよう
に形成する。
Next, at least the oxide film 212 on the SBD formation region is removed, and a second platinum silicide layer 208, 208' is deposited on the opening provided for forming the n-type emitter region 215 in the above step and on the SBD formation region. Form as shown in figure (g). At this time, since the platinum silicide layer 208 is ohmically connected to the p-type base region 214 of the bipolar transistor, a part of the opening of the SBD is connected to the p-type base region 214.
It is appropriate to expose the surface of p.
A part of the surface of the mold guard ring region 207 is formed to be exposed.

次に第1の実施例及び従来例で説明した方法で第2図(
h)のようにチタン・タングステン209゜209′上
にアルミニウム薄膜210,210’による電極を形成
する。
Next, the method explained in the first embodiment and the conventional example is used as shown in FIG.
As shown in h), electrodes made of aluminum thin films 210 and 210' are formed on titanium/tungsten 209° and 209'.

又、第1の実施例でも述べた通り白金シリサイド層の代
りにアルミニウム膜のみでSBDと電極を同時に形成す
ることも可能である。
Furthermore, as described in the first embodiment, it is also possible to simultaneously form the SBD and the electrode using only an aluminum film instead of the platinum silicide layer.

以上、本発明について実施例を示して詳述したが、本発
明の適用範囲は、ショットキ・バリア・ダイオードのガ
ードリング領域のみに限らず、半導体装置に用いられる
不純物領域等の形成においても適用され得る。
Although the present invention has been described above in detail with reference to embodiments, the scope of application of the present invention is not limited to the guard ring region of a Schottky barrier diode, but is also applicable to the formation of impurity regions used in semiconductor devices. obtain.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、半導体基板表面に選択的
酸化膜形成用のシリコン窒化膜のパターン形成時に、こ
のパターンより小型のパターンを自己整合的に形成して
おき、この小型のパターンがSBDのガードリング領域
形成時のパターンになるため、ガードリング領域が自己
整合的に形成できることにより、SBDの小型化及びフ
ォトレジスト工程の削減即ちコスト低減ができる効果が
ある。
As explained above, in the present invention, when forming a pattern of a silicon nitride film for selectively forming an oxide film on the surface of a semiconductor substrate, a pattern smaller than this pattern is formed in a self-aligned manner, and this small pattern becomes an SBD. Since the guard ring region is formed in the same pattern as shown in FIG.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(「)は本発明の第1の実施例を示す工
程断面図、第2図(a)〜(h)は本発明の第2の実施
例を示す工程断面図、第3図(a)〜(「・)は従来の
工程断面図である。 101.201,301・・・・・・シリコン基板、1
02.202,302・・・・・・酸化膜、103゜2
03.303・・・・・・シリコン酸化膜、104゜2
04・・・・・・シリコン酸化膜、105,205゜2
13.305,313・・・・・・フォトレジスト膜、
106.206,306・・・・・・選択的酸化膜、1
07゜207.307・・・・・ガードリング領域、1
08゜208.208’ 、308・・・・・・白金シ
リサイド層、109.209,209’ 、309・・
・・・・チタン・タングステン薄膜、110,210,
210’310・・・・・・アルミニウム薄膜、211
,212・・・・・・酸化膜、214・・・・・・ベー
ス領域、215・・・・・・エミッタ領域。 代理人 弁理士  内 原   晋 Cbノ CC) 第 図 (e) 第7 図 第2 図 第3 図 け2 第3 閏
FIGS. 1(a) to (") are process sectional views showing a first embodiment of the present invention, FIGS. 2(a) to (h) are process sectional views showing a second embodiment of the present invention, FIG. 3(a) to ("・) are cross-sectional views of conventional processes. 101.201,301...Silicon substrate, 1
02.202,302...Oxide film, 103°2
03.303...Silicon oxide film, 104°2
04...Silicon oxide film, 105,205°2
13.305,313...Photoresist film,
106.206,306...Selective oxide film, 1
07゜207.307・・・Guard ring area, 1
08°208.208', 308...Platinum silicide layer, 109.209,209', 309...
...Titanium/tungsten thin film, 110,210,
210'310... Aluminum thin film, 211
, 212... Oxide film, 214... Base region, 215... Emitter region. Agent Patent Attorney Susumu Uchihara Cbno CC) Figure (e) Figure 7 Figure 2 Figure 3 Figure 2 Third Leap

Claims (1)

【特許請求の範囲】[Claims]  第1の導電型の半導体基板表面に耐酸化性膜を含む第
1の絶縁膜と第2の絶縁膜とを積層して形成する工程と
、該第2の絶縁膜上にマスク膜を選択的に形成する工程
と、該マスク膜を使用して、前記第2の絶縁膜を該マス
ク膜の形状より縮小された形状に、エッチングし、前記
耐酸化性膜を該マスク膜とほぼ同じ形状にエッチングす
る工程と、該耐酸化性膜をマスクにして、前記半導体基
板表面を酸化し、選択的に酸化膜を形成する工程と、該
選択的に形成された酸化膜と前記第2の絶縁膜との間の
隙間を通して自己整合的に前記半導体基板に、第2の導
電型の不純物領域を形成する工程と、少なくとも該不純
物領域で囲まれた領域の前記半導体基板を露出させ、該
領域に金属層あるいは、合金層を介して金属層を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。
A step of laminating and forming a first insulating film including an oxidation-resistant film and a second insulating film on the surface of a semiconductor substrate of a first conductivity type, and selectively forming a mask film on the second insulating film. using the mask film, etching the second insulating film into a shape smaller than that of the mask film, and forming the oxidation-resistant film into a shape substantially the same as the mask film; a step of etching, a step of oxidizing the surface of the semiconductor substrate using the oxidation-resistant film as a mask to selectively form an oxide film, and a step of etching the selectively formed oxide film and the second insulating film. forming an impurity region of a second conductivity type in the semiconductor substrate in a self-aligned manner through a gap between the semiconductor substrate and the semiconductor substrate; exposing at least a region of the semiconductor substrate surrounded by the impurity region; 1. A method for manufacturing a semiconductor device, comprising a step of forming a metal layer through a metal layer or an alloy layer.
JP27782188A 1988-11-01 1988-11-01 Manufacture of semiconductor device Pending JPH02122669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27782188A JPH02122669A (en) 1988-11-01 1988-11-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27782188A JPH02122669A (en) 1988-11-01 1988-11-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02122669A true JPH02122669A (en) 1990-05-10

Family

ID=17588729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27782188A Pending JPH02122669A (en) 1988-11-01 1988-11-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02122669A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242849A (en) * 1991-05-24 1993-09-07 Nippon Steel Corporation Method for the fabrication of MOS devices
US5468677A (en) * 1994-10-21 1995-11-21 Goldstar Electron Co., Ltd. Isolation structure of semiconductor device and method for forming the same
US5576230A (en) * 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242849A (en) * 1991-05-24 1993-09-07 Nippon Steel Corporation Method for the fabrication of MOS devices
US5576230A (en) * 1994-09-02 1996-11-19 Texas Instruments Incorporated Method of fabrication of a semiconductor device having a tapered implanted region
US5468677A (en) * 1994-10-21 1995-11-21 Goldstar Electron Co., Ltd. Isolation structure of semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
JPH07202187A (en) Method for manufacturing MOS transistor
JPH02125623A (en) Method of manufacturing self-aligned transistors
JP3098848B2 (en) Self-aligned planar monolithic integrated circuit vertical transistor process
JPH0578173B2 (en)
JPH02122669A (en) Manufacture of semiconductor device
JP2535885B2 (en) Schottky barrier diode and manufacturing method thereof
JPH0366815B2 (en)
JPS5940573A (en) Method for manufacturing semiconductor integrated circuit device
JP2745946B2 (en) Method for manufacturing semiconductor integrated circuit
JPH0136709B2 (en)
JPH0155585B2 (en)
JP2594697B2 (en) Method for manufacturing semiconductor device
JP2988067B2 (en) Manufacturing method of insulated field effect transistor
JP2661153B2 (en) Method for manufacturing semiconductor device
JP2624365B2 (en) Method for manufacturing semiconductor device
JP3218777B2 (en) Semiconductor device and manufacturing method thereof
JPH0626217B2 (en) Method for manufacturing semiconductor device
JPS62281367A (en) Manufacture of semiconductor device
JPS639150A (en) Manufacture of semiconductor device
JPS621266A (en) Semiconductor device and manufacture thereof
JPH0212832A (en) Manufacturing method of semiconductor device
JPS5816576A (en) Semiconductor device and manufacture thereof
JPH02281732A (en) Manufacturing method of semiconductor device
JPS58110076A (en) Manufacture of semiconductor device
JPS62272565A (en) semiconductor equipment