JPH02122532A - Tape carrier - Google Patents
Tape carrierInfo
- Publication number
- JPH02122532A JPH02122532A JP63274359A JP27435988A JPH02122532A JP H02122532 A JPH02122532 A JP H02122532A JP 63274359 A JP63274359 A JP 63274359A JP 27435988 A JP27435988 A JP 27435988A JP H02122532 A JPH02122532 A JP H02122532A
- Authority
- JP
- Japan
- Prior art keywords
- outer lead
- lead section
- conductor
- thickness
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 17
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 239000011295 pitch Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体チップ実装用のテープキャリアに関す
るもので、さらには、高密度実装として有望なＴＡＢテ
ープに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a tape carrier for mounting semiconductor chips, and more particularly to a TAB tape that is promising for high-density mounting.
［従来の技術］
近年、半導体チップは、年々、その容量を増大させ、そ
のためチップサイズも数ｍｍ角から十数ｍｍ角へと大型
化し、また、人出力ピン数も他ピン化の傾向にある。[Prior art] In recent years, the capacity of semiconductor chips has been increasing year by year, and as a result, the chip size has increased from a few mm square to more than 10 mm square, and the number of output pins has also tended to be other pins. .
そのため、従来のＤＩＰ（Ｄｕａｌ ｉ ｎ１ｉｎ
ｅ ｐａｃｋａｇｅ）、ＱＦＰ（ＱｕａｄＦ！ａｔ
Ｐａｃｋａｇｅ）などのようなパッケージに収められ
た半導体チップを実装する方式に代って、半導体チップ
をテープキャリアに支持させて自動実装するＴＡＢ（Ｔ
ａｐｅ Ａｕｔ。Therefore, conventional DIP (Dual in1in
e package), QFP (QuadF!at
In place of the method of mounting semiconductor chips housed in packages such as TAB (Package), the semiconductor chips are supported on tape carriers and automatically mounted.
ape Out.
ｍａｔｅｄ Ｂｏｎｄｉｎｇ）や、チップの一面にバ
ンプ（電極となる凸部）を備えたＦＣ（Ｆｌｉ ｐ
Ｃｈ ｉ ｐ）を用いてペアチップの状態で実装する方
式等の採用が進み、より一層表面実装化する方向になっ
ている。mated bonding) and FC (Flip
The adoption of methods such as mounting in paired chips using chips (chip) is progressing, and the trend is toward surface mounting even further.
特に、ＴＡＢは、（１）テープキャリアに半導体チップ
がボンディングされた状態でテストが可能、（２）ボン
ディング時間が大幅に短縮可能、（３）高密度実装が可
能、などの理由により、最近、液晶デイスプレィ、時計
、ＩＣカード、サ−マルヘッドなどの分野で採用され、
また、一部、コンピュータにも通用されつつある。In particular, TAB has recently become popular due to the following reasons: (1) testing can be performed with the semiconductor chip bonded to the tape carrier, (2) bonding time can be significantly shortened, and (3) high-density packaging is possible. Adopted in fields such as liquid crystal displays, watches, IC cards, and thermal heads.
Some of them are also being used in computers.
ところで、かかるＴＡＢテープの構造については次の３
タイプに分類される。By the way, the structure of such TAB tape is as follows.
classified into types.
（１）銅箔自身をテープキャリアとし、しかもこれをエ
ツチングして導体回路を形成したもの（−層ＴＡＢテー
プ）。(1) A tape carrier in which the copper foil itself is used as a tape carrier and is etched to form a conductor circuit (-layer TAB tape).
（２）接着剤付きのポリイミドフィルムにスプロケット
孔、デバイスホールを開けた後、銅箔を貼り合わせ、そ
の後、銅箔をエツチングして導体回路を形成したもの（
三層ＴＡＢテープ）。(2) Sprocket holes and device holes are made in a polyimide film with adhesive, then copper foil is pasted on the film, and then the copper foil is etched to form a conductor circuit (
3-layer TAB tape).
（３）ポリイミドフィルムに接着剤を介することなく、
直接、スパッタ法や無電解メツキ、あるいはスパッタ法
と電解メツキの組合せで導体層を設け、それをエツチン
グして導体回路を形成、最後に、ポリイミドフィルムを
ケミカルエツチングして、デバイスホール及びスプロケ
ット孔を開けたもの（二層ＴＡＢテープ）。(3) Without using adhesive on polyimide film,
A conductor layer is directly provided by sputtering, electroless plating, or a combination of sputtering and electrolytic plating, and then etched to form a conductor circuit.Finally, the polyimide film is chemically etched to form device holes and sprocket holes. Opened (double layer TAB tape).
（４）銅箔上にポリイミド樹脂溶液を塗布、乾燥させ、
その後、銅箔をエツチングして導体回路を形成する一方
、ポリイミドフィルムもケミカルエツチングして、デバ
イスホール及びスプロケット孔を開けたもの（二層ＴＡ
Ｂテープ）。(4) Apply a polyimide resin solution on the copper foil, dry it,
Afterwards, the copper foil was etched to form a conductor circuit, and the polyimide film was also chemically etched to form device holes and sprocket holes (double-layer TA).
B tape).
これらの中で、現在、主流なものは、（２）の三層ＴＡ
Ｂテープであり、国内ではほとんど、このタイプのＴＡ
Ｂテープが使われている。Among these, the currently mainstream one is (2) three-layer TA.
B tape, and this type of TA is mostly used in Japan.
B tape is used.
しかし、この三層ＴＡＢテープにおいては、接着剤層が
存在するため、以下のような問題点がある。However, this three-layer TAB tape has the following problems due to the presence of an adhesive layer.
（ａ）高温環境下での使用ができない（密着強度が低下
する）。(a) Cannot be used in high temperature environments (adhesion strength decreases).
（ｂ）不純物イオン（Ｎａ”、Ｃ１−等）が多いため、
マイグレーションが発生しやすい。(b) Because there are many impurity ions (Na", C1-, etc.),
Migration is likely to occur.
（Ｃ）ポリイミドフィルムと貼り合せるためには銅箔を
ある程度厚くする必要があり、そうするとサイトエッチ
が発生して微細回路パターンを形成できない。(C) In order to bond it with a polyimide film, it is necessary to make the copper foil thick to some extent, and if this happens, site etch occurs and a fine circuit pattern cannot be formed.
そこで、最近ではこれらの問題を解決するため、上記の
中で、（３）及び（４）の二層ＴＡＢテープが注目を集
めるに至っている。Therefore, in order to solve these problems, the two-layer TAB tapes (3) and (4) have recently attracted attention.
第３図及び第４図は従来の二層ＴＡＢテープを示す断面
図及び平面図である。図において、ポリイミド樹脂、ポ
リエステル樹脂等からなるベースフィルム１０１には、
デーゾのほぼ中心線にそって半導体チップを装入するた
めのデバイスホール１０６が穿設されるとともに、デバ
イスホール１０６の周囲には所定の間隔をおいてアウタ
ーリード孔１０７が穿設されている。また、ベースフィ
ルム１０１の両サイドにはテープ製造時、半導体チップ
実装時に搬送や位置合せのために用いられるスプロケッ
ト孔１０５が所定のピッチで連設されている。FIGS. 3 and 4 are a cross-sectional view and a plan view of a conventional two-layer TAB tape. In the figure, a base film 101 made of polyimide resin, polyester resin, etc.
A device hole 106 for inserting a semiconductor chip is formed approximately along the center line of the DESO, and outer lead holes 107 are formed at predetermined intervals around the device hole 106. Further, on both sides of the base film 101, sprocket holes 105 are arranged at a predetermined pitch to be used for conveyance and positioning during tape production and semiconductor chip mounting.
そして、ベースフィルム１０１上には導体回路１０２が
その端部（インナーリード部１０３）をデバイスホール
１０６の開口部につきだすように（いわゆるオーバーハ
ング構造）形成されており、半導体チップがデバイスホ
ール１０６に装入された状態で、サポートリング１０８
に支持されたインナーリード部１０３と半導体チップの
端子部が接合されるようになっている。また、導体回路
１０２は、デバイスホール１０６の周囲に設けられたア
ウターリート孔１０８を横架（アウターリート部１０４
）するように形成されており、アウターリード部１０４
を所定の位置で切断するとともに所定の形状に加工して
プリント配線板の端子部に接合するようになっている。A conductor circuit 102 is formed on the base film 101 so that its end (inner lead portion 103) protrudes from the opening of the device hole 106 (so-called overhang structure), and the semiconductor chip is inserted into the device hole 106. In the charged state, the support ring 108
The inner lead portion 103 supported by the inner lead portion 103 and the terminal portion of the semiconductor chip are bonded to each other. Further, the conductor circuit 102 is arranged so that the outer reed hole 108 provided around the device hole 106 is horizontally mounted (outer reed portion 104
), and the outer lead portion 104
The wire is cut at a predetermined position, processed into a predetermined shape, and then bonded to a terminal portion of a printed wiring board.
［発明が解決しようとする課題］
しかし、上記のような従来の二層ＴＡＢテーフでは、飛
躍的に高密度化する半導体チップの多ビン化（具体的に
は４００〜６００ビン、さらにそれ以上）には対応でき
ないという問題点がある。[Problems to be Solved by the Invention] However, with the conventional two-layer TAB tape as described above, the number of bins of semiconductor chips is increasing rapidly (specifically, 400 to 600 bins, and even more). The problem is that it cannot be addressed.
そこで、最近、このような多ビン化に対応するための一
方法として、デバイスホールを穿設せずにベースフィル
ム上に厚さｌＯμｍ程度の導体層を設け、これをエツチ
ングしてインナーリード部を形成する方法が提案されて
いる。この方法では、確かに、導体層が薄いのでエツチ
ングによるファインパターンの形成が容易であり、また
、インナーリード部がいわゆるオーバーハング構造をと
っていないので、導体厚が薄くてもインナーリード部に
ついては強度的に特に問題がない。Therefore, recently, as a method to cope with the increase in the number of bins, a conductor layer with a thickness of about 10 μm is provided on the base film without drilling device holes, and this is etched to form the inner lead part. A method has been proposed. In this method, since the conductor layer is thin, it is easy to form a fine pattern by etching, and since the inner lead part does not have a so-called overhang structure, even if the conductor thickness is thin, the inner lead part can be easily formed. There are no particular problems in terms of strength.
しかしながら、この方法においては、アウターリード部
の導体厚もインナーリード部と同じ＜１０μｍ程度であ
るため、基板上にアウターリード部をボンディングする
ことが困難となる。即ち、導体層が薄くなったために、
アウターリード部の機成的強度、例えば剛性や引っ張り
強度などが低下し、そのため、後工程のメツキ処理時に
断線したり曲ったりするのみならず、ボンディングの際
の熱履歴にも弱くなり、アウターリード部の成形が不完
となる上、充分なポンデイグ強度を保つことができない
という問題点があった。However, in this method, since the conductor thickness of the outer lead portion is also about <10 μm, which is the same as that of the inner lead portion, it is difficult to bond the outer lead portion onto the substrate. In other words, because the conductor layer has become thinner,
The mechanical strength of the outer lead part, such as rigidity and tensile strength, decreases, and as a result, it not only breaks or bends during the plating process in the subsequent process, but also becomes vulnerable to heat history during bonding, and the outer lead becomes weaker. There were problems in that not only the molding of the part was incomplete, but also sufficient bonding strength could not be maintained.
この発明は、かかる点に鑑みてなされたものであり、イ
ンナーリード部のファインパターン化が可能であるとと
もに、アウターリード部の機戚強度やボンディング強度
も充分なテープキャリアを提供することを目的とするも
のである。The present invention has been made in view of these points, and an object of the present invention is to provide a tape carrier that allows fine patterning of the inner lead portion and has sufficient mechanical strength and bonding strength of the outer lead portion. It is something to do.
［課題を解決するための手段］
この発明においては、半導体チップの端子部に接続され
るインナーリード部と前記半導体チップが搭載される基
板に接続されるアウターリード部とを備えた導体回路層
を、前記アクタ−リート部と対応する部分にアウターリ
ード孔を穿設するとともに長手方向に所定のピッチでス
プロケット孔を連設したベースフィルム上に、接着剤層
を介することなく形成し、かつ前記インナーリード部の
導体厚を前記アウターリード部の導体厚より薄くしたこ
とによって、上記の課題を達成している。[Means for Solving the Problems] In the present invention, a conductive circuit layer is provided which includes an inner lead portion connected to a terminal portion of a semiconductor chip and an outer lead portion connected to a substrate on which the semiconductor chip is mounted. , formed without an adhesive layer on a base film in which outer lead holes are bored in a portion corresponding to the actor lead portion and sprocket holes are successively arranged at a predetermined pitch in the longitudinal direction, and the inner The above problem is achieved by making the conductor thickness of the lead portion thinner than the conductor thickness of the outer lead portion.
［作用］
この発明においては、導体回路を構成するインナーリー
ド部とアウターリード部で導体厚を変えており、インナ
ーリード部の導体厚を薄く、アクタ−リード部の導体厚
を厚くしている。このため、インナーリード部において
はエツチングによるファインパターンの形成が容易であ
るとともに、アウターリード部においては充分な機械強
度やボンディング性確保することができる。[Function] In the present invention, the conductor thickness is different between the inner lead portion and the outer lead portion constituting the conductor circuit, with the conductor thickness being thinner in the inner lead portion and thicker in the actor lead portion. Therefore, it is easy to form a fine pattern by etching in the inner lead part, and sufficient mechanical strength and bonding properties can be ensured in the outer lead part.
ここで、インナーリード部の導体厚は、好ましくは１０
μｍ以下、より好ましくは５〜ｌＯμｍの範囲が望まし
い。導体厚を１０μｍ以下とすることにより、エツチン
グによって８０μｍピッチ程度の非常に微細なインナー
リードを形成することが可能となる。また、導体厚を５
μｍ以上とすることが好ましい理由は、導体層を極端に
薄くすると例えば２μｍ以下ではピンホール等の欠陥が
発生しやすくなり、後工程での無電解スズメツキ等の表
面処理が困難になるばかりでなく、半導体チップとイン
ナーリード部の接合強度も低下するためである。Here, the conductor thickness of the inner lead portion is preferably 10
It is desirable that the thickness is not more than μm, more preferably in the range of 5 to 10 μm. By setting the conductor thickness to 10 μm or less, it becomes possible to form extremely fine inner leads with a pitch of about 80 μm by etching. Also, the conductor thickness is 5
The reason why it is preferable to make the conductor layer thinner than 2 μm is that if the conductor layer is made extremely thin, for example, if it is less than 2 μm, defects such as pinholes are likely to occur, which not only makes surface treatment such as electroless tin plating difficult in subsequent processes. This is because the bonding strength between the semiconductor chip and the inner lead portion also decreases.
一方、アクタ−リード部の導体厚は、基板上にボンディ
ングする性格上、１５μｍ以上あることが好ましく、３
５μｍ程度の厚さがより望ましい。また、アウターリー
ド部のピッチは、単に導体厚が厚いということだけでな
く、作業性、ボンディング性等の点から極端に狭くする
ことは望ましくなく、２００μｍ程度以上とすることが
好ましい。On the other hand, the conductor thickness of the actor lead part is preferably 15 μm or more due to the nature of bonding on the substrate.
A thickness of about 5 μm is more desirable. Furthermore, it is not desirable to make the pitch of the outer lead parts extremely narrow not only because the conductor is thick but also from the viewpoint of workability, bonding efficiency, etc., and it is preferable to set the pitch to about 200 μm or more.
さらに、インナーリード部とアクタ−リード部の境界（
導体厚の境界）は、ベースフィルムに支持された領域内
（従来のサポートリング相当部）であることが望ましい
。なぜなら、アクタ−リード孔とサポートリング相当部
の境界部において導体回路の厚さが変わっていると、境
界部に局所的な応力が加わり、断線等の異常に派生する
危険性があるためである。Furthermore, the boundary between the inner lead part and the actor lead part (
The conductor thickness boundary) is preferably within the region supported by the base film (corresponding to the conventional support ring). This is because if the thickness of the conductor circuit changes at the boundary between the actor lead hole and the support ring, local stress will be applied to the boundary and there is a risk of abnormalities such as wire breakage. .
［実施例］
以下、図面を用いて本発明をさらに詳細に説明する。第
１図及び第２図は本発明の実施例を示す断面図及び平面
図である。図において、ポリイミド樹脂、ポリエステル
樹脂等からなるベースフィルム１に、テープの中央部を
取り囲むようにアウターリード孔７が穿設されるととも
に、テープ製造時、半導体チップ実装時に搬送や位置合
せのために用いられるスプロケット孔５が長手方向に所
定のピッチで連設されているのは従来と同様であるが、
本発明にかかるＴＡＢテープにはデバイスホールが設け
られていない。[Example] Hereinafter, the present invention will be explained in more detail using the drawings. 1 and 2 are a sectional view and a plan view showing an embodiment of the present invention. In the figure, an outer lead hole 7 is formed in a base film 1 made of polyimide resin, polyester resin, etc. so as to surround the center of the tape, and is used for transportation and positioning during tape manufacturing and semiconductor chip mounting. The sprocket holes 5 used are arranged consecutively at a predetermined pitch in the longitudinal direction, as in the conventional case, but
The TAB tape according to the present invention is not provided with device holes.
そして、ベースフィルム１上にはインナーリード部３を
内側、アワターリード部４を外側にして、アウターリー
ド孔７にアウターリード部を横架するように配置した導
体回路が形成されている。かかる導体回路の淳さはイン
ナーリード部で約ｌＯμ１．アウターリード部で約３５
μｍとなっており、第１図に示されるようにその導体厚
はベースフィルム１に支持された部分（従来のサポート
リング相当部）で変わっている。また、図では導体回路
を簡略化して示しているが、インナーリード部３とアウ
ターリード部４のピッチはそれぞれ８０μｍ 、 ２０
０μｍとなっている。A conductor circuit is formed on the base film 1, with the inner lead part 3 being on the inside and the outer lead part 4 being on the outside, and the outer lead part being placed horizontally in the outer lead hole 7. The thickness of such a conductor circuit is approximately lOμ1. Approximately 35 at the outer lead part
The thickness of the conductor is .mu.m, and as shown in FIG. 1, the conductor thickness changes at the portion supported by the base film 1 (corresponding to the conventional support ring). Furthermore, although the conductor circuit is shown in a simplified manner in the figure, the pitches of the inner lead part 3 and the outer lead part 4 are 80 μm and 20 μm, respectively.
It is 0 μm.
なお、本発明にかかるＴＡＢテープの製造方法は特に限
定されるものではないが、上記の実施例で示したような
ＴＡＢテープは、ベースフィルム１にアクタ−リード孔
７及びスプロケット孔５を穿設した後、無電解メツキ又
はスパッタ法等によってインナーリード形成部とアクタ
−リード形成部をそれぞれ所定の厚さとした導体層（銅
箔）を形成し、しかる後、銅箔をエツチングして導体回
路２を形成することにより作製することができる。この
際、インナーリード部３とアウターリード部４では導体
厚がかなり異なるわけであるから、導体回路２全体を一
度にエツチングせずにアウターリード部４をエツチング
する際にはインナーリード部３をエツチングレジストで
保護する等の配慮が必要である。Although the method for manufacturing the TAB tape according to the present invention is not particularly limited, the TAB tape as shown in the above embodiment is produced by drilling the actor lead hole 7 and the sprocket hole 5 in the base film 1. After that, a conductor layer (copper foil) with a predetermined thickness is formed on the inner lead forming part and the actor lead forming part by electroless plating or sputtering, and then the copper foil is etched to form the conductive circuit 2. It can be produced by forming. At this time, since the conductor thickness is quite different between the inner lead part 3 and the outer lead part 4, when etching the outer lead part 4 without etching the entire conductor circuit 2 at once, the inner lead part 3 is etched. Consideration such as protection with resist is required.
［発明の効果］
以上のように、本発明は、インナーリード部の導体厚を
薄く、アウターリード部の導体厚を厚くしたことによっ
て、機械強度や基板へのボンディング性を損なうことな
く、インナーリード部のファインパターン化を図ること
かでざるという優れた効果を有するものである。[Effects of the Invention] As described above, the present invention reduces the thickness of the conductor in the inner lead portion and increases the thickness of the conductor in the outer lead portion. This has the excellent effect of creating a fine pattern in the area.
本発明にかかるＴＡＢテープを用いれば、半導体チップ
の一層の多ピン化に充分対応することができ、高密度実
装にとって非常に有益である。If the TAB tape according to the present invention is used, it can sufficiently cope with the further increase in the number of pins of semiconductor chips, and is very useful for high-density packaging.
第１図及び第２図は本発明の実施例を示す断面図及び平
面図、第３図及び第４図は従来例を示す断面図及び平面
図である。
［主要部分の符号の説明］
１・・・ベースフィルム
２・・・導体回路
３・・・インナーリード部
４・・・アウターリード部
５・・・スプロケット孔
６・・・アウターリード孔1 and 2 are a sectional view and a plan view showing an embodiment of the present invention, and FIGS. 3 and 4 are a sectional view and a plan view showing a conventional example. [Explanation of symbols of main parts] 1...Base film 2...Conductor circuit 3...Inner lead part 4...Outer lead part 5...Sprocket hole 6...Outer lead hole
Claims (1)
ド部と前記半導体チップが搭載される基板に接続される
アウターリード部とを備えた導体回路層を、前記アウタ
ーリード部と対応する部分にアウターリード孔を穿設す
るとともに長手方向に所定のピッチでスプロケット孔を
連設したベースフィルム上に、接着剤層を介することな
く形成し、かつ前記インナーリード部の導体厚を前記ア
ウターリード部の導体厚より薄くしたことを特徴とする
テープキャリア。(1) A conductive circuit layer comprising an inner lead part connected to a terminal part of a semiconductor chip and an outer lead part connected to a board on which the semiconductor chip is mounted is attached to a part corresponding to the outer lead part. The conductor is formed on a base film in which lead holes are bored and sprocket holes are successively arranged at a predetermined pitch in the longitudinal direction without intervening an adhesive layer, and the conductor thickness of the inner lead portion is equal to that of the conductor of the outer lead portion. A tape carrier characterized by being thinner than thick.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274359A JPH02122532A (en) | 1988-11-01 | 1988-11-01 | Tape carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63274359A JPH02122532A (en) | 1988-11-01 | 1988-11-01 | Tape carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122532A true JPH02122532A (en) | 1990-05-10 |
Family
ID=17540558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63274359A Pending JPH02122532A (en) | 1988-11-01 | 1988-11-01 | Tape carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122532A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310491A (en) * | 2005-04-27 | 2006-11-09 | Nitto Denko Corp | Wiring circuit board and method for manufacturing the same |
| JP2008177618A (en) * | 2004-11-11 | 2008-07-31 | Sharp Corp | Flexible wiring board, semiconductor device and electronic equipment using the wiring board |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731298A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Ultrasonic probe |
| JPS5746614U (en) * | 1980-08-29 | 1982-03-15 | ||
| JPS6334937A (en) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | Manufacture of film carrier |
-
1988
- 1988-11-01 JP JP63274359A patent/JPH02122532A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731298A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Ultrasonic probe |
| JPS5746614U (en) * | 1980-08-29 | 1982-03-15 | ||
| JPS6334937A (en) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | Manufacture of film carrier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177618A (en) * | 2004-11-11 | 2008-07-31 | Sharp Corp | Flexible wiring board, semiconductor device and electronic equipment using the wiring board |
| US7977805B2 (en) | 2004-11-11 | 2011-07-12 | Sharp Kabushiki Kaisha | Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate |
| JP2006310491A (en) * | 2005-04-27 | 2006-11-09 | Nitto Denko Corp | Wiring circuit board and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740966B2 (en) | Semi-conductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same | |
| KR20000010668A (en) | Molded flex circuit ball grid array and method of making | |
| JPH02122532A (en) | Tape carrier | |
| JP2002343836A (en) | Semiconductor device and its manufacturing method | |
| JPH04342148A (en) | Tape carrier | |
| EP0388311A2 (en) | Chip Carrier | |
| KR100401497B1 (en) | Stack type Multi Chip Package and Manufacture Method the same | |
| JPH0331086Y2 (en) | ||
| JP2868779B2 (en) | TAB tape | |
| KR0134646B1 (en) | Reverse laminated ultra-thin package and manufacturing method | |
| JP2846456B2 (en) | Chip carrier | |
| EP0408768A1 (en) | Chip carrier | |
| KR100355798B1 (en) | Printed circuit board for semiconductor package and its manufacturing method | |
| JP2555878B2 (en) | Method of manufacturing film carrier tape | |
| KR0180332B1 (en) | Film Carrier Tape for Semiconductor Devices | |
| KR100708042B1 (en) | Manufacturing method of substrat for semiconductor package | |
| JP2755229B2 (en) | Electronic circuit board parts | |
| JPH04291737A (en) | Tab film carrier tape | |
| JPH1116954A (en) | Tape carrier for tab | |
| KR100501879B1 (en) | Substrate for semiconductor and its manufacturing method | |
| JPH06104314A (en) | Film carrier | |
| JPH0320052A (en) | Chip carrier | |
| JPH02205333A (en) | Tape carrier for TAB | |
| JPH0577936U (en) | Semiconductor element | |
| JP2000332143A (en) | Semiconductor device |