JPH02119298A - 半導体素子搭載用多層印刷配線板の製造方法 - Google Patents
半導体素子搭載用多層印刷配線板の製造方法Info
- Publication number
- JPH02119298A JPH02119298A JP63273637A JP27363788A JPH02119298A JP H02119298 A JPH02119298 A JP H02119298A JP 63273637 A JP63273637 A JP 63273637A JP 27363788 A JP27363788 A JP 27363788A JP H02119298 A JPH02119298 A JP H02119298A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- resist film
- insulating plate
- wiring board
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000011889 copper foil Substances 0.000 claims abstract description 32
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 239000010949 copper Substances 0.000 claims abstract description 7
- 238000007747 plating Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052731 fluorine Inorganic materials 0.000 abstract description 2
- 239000011737 fluorine Substances 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- -1 then Chemical compound 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003205 fragrance Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子搭載用多層印刷配線板の製造方法に
関し、特に半導体素子を直接搭載するための凹部の形成
工程を含む半導体素子搭載用多層印刷配線板の製造方法
に関する。
関し、特に半導体素子を直接搭載するための凹部の形成
工程を含む半導体素子搭載用多層印刷配線板の製造方法
に関する。
従来、半導体素子を直接搭載するための印刷配線板とし
て、印刷配線板の表面に半導体素子を装着するための凹
部を設けることが提案されており、次のような製造方法
が見られる。
て、印刷配線板の表面に半導体素子を装着するための凹
部を設けることが提案されており、次のような製造方法
が見られる。
銅箔を両面に有する絶縁板の銅箔を印刷−エッチングし
て回路パターンを形成し、前記絶縁板の表裏両面に複数
のプリプレグ及び片面に銅箔を有する絶縁板あるいは銅
箔を配置し、加熱圧着し積層板を形成し、前記積層板に
貫通孔およびドリルビットを用い凹状の溝を設けた後全
面にパネルめっきを施し、表面の導体を印刷−エッチン
グし、スルーホール及び半導体素子搭載用凹状の溝を含
む導電回路を形成し、半導体素子搭載用多層印刷配線板
を作成する。凹状の溝の底部は絶縁板あるいは内層グラ
ンド層とする２つの方法がある。
て回路パターンを形成し、前記絶縁板の表裏両面に複数
のプリプレグ及び片面に銅箔を有する絶縁板あるいは銅
箔を配置し、加熱圧着し積層板を形成し、前記積層板に
貫通孔およびドリルビットを用い凹状の溝を設けた後全
面にパネルめっきを施し、表面の導体を印刷−エッチン
グし、スルーホール及び半導体素子搭載用凹状の溝を含
む導電回路を形成し、半導体素子搭載用多層印刷配線板
を作成する。凹状の溝の底部は絶縁板あるいは内層グラ
ンド層とする２つの方法がある。
上述した従来の製造方法は、特に、半導体素子搭載用の
凹状の溝の底部が絶縁板である場合は凹状の溝の底部の
めっきの密着性が悪く、半田付時あるいは製造工程中の
加熱工程で凹状の溝の底部のめっきが絶縁板より剥離を
生じるという欠点があった。
凹状の溝の底部が絶縁板である場合は凹状の溝の底部の
めっきの密着性が悪く、半田付時あるいは製造工程中の
加熱工程で凹状の溝の底部のめっきが絶縁板より剥離を
生じるという欠点があった。
また、凹状の溝の底部を内装銅箔面とする場合ルータ−
ビットの深さ方向の位置精度が内層銅箔の厚みに比べ悪
いことと、凹状の溝の底部の凹凸が内層銅箔の厚みに比
べ大きいことから、内層銅箔を破壊せずに正確に凹状の
溝を内層銅箔上面が底部となるよう加工することは困難
であるという欠点があった。
ビットの深さ方向の位置精度が内層銅箔の厚みに比べ悪
いことと、凹状の溝の底部の凹凸が内層銅箔の厚みに比
べ大きいことから、内層銅箔を破壊せずに正確に凹状の
溝を内層銅箔上面が底部となるよう加工することは困難
であるという欠点があった。
本発明の目的は、凹状の溝のめっきが絶縁板より剥離す
ることがなく、内層銅箔を破壊せずに正確に凹状の溝を
内層銅箔上面が底部となるよう加工できる半導体素子搭
載用多層印刷配線板を提供することにある。
ることがなく、内層銅箔を破壊せずに正確に凹状の溝を
内層銅箔上面が底部となるよう加工できる半導体素子搭
載用多層印刷配線板を提供することにある。
本発明の半導体素子搭載用多層印刷配線板の製造方法は
、 （ａ）表裏両面に銅箔を有する絶縁板の前記銅箔を印刷
−エッチングして回路パターンを形成する工程。
、 （ａ）表裏両面に銅箔を有する絶縁板の前記銅箔を印刷
−エッチングして回路パターンを形成する工程。
（ｂ）前記回路パターンの半導体素子搭載部にレジスト
皮膜を形成する工程。
皮膜を形成する工程。
（ｃ）前記絶縁板の表裏両面に複数のプリプレグ及び片
面に銅箔を有する絶縁板と銅箔とのうちのいずれか一方
を配置し、加熱圧着して積層板を形成する工程。
面に銅箔を有する絶縁板と銅箔とのうちのいずれか一方
を配置し、加熱圧着して積層板を形成する工程。
（ｄ）前記積層板に貫通孔を設ける工程。
（ｅ）前記積層板の表面より前記レジスト皮膜まで達す
る凹状の溝を形成する工程。
る凹状の溝を形成する工程。
（ｆ）前記貫通孔のスミア除去を行うと同時に前記凹状
の溝の底部に残存する前記レジスト皮膜を除去し、前記
回路パターンを露出する工程。
の溝の底部に残存する前記レジスト皮膜を除去し、前記
回路パターンを露出する工程。
（ｇ）前記積層板の全面に銅めっきを施した後、表面の
導体を印刷−エッチングし、スルーホールおよび半導体
素子搭載用凹状の溝を含む導電回路を形成する工程。
導体を印刷−エッチングし、スルーホールおよび半導体
素子搭載用凹状の溝を含む導電回路を形成する工程。
とを含んで構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｇ）は本発明の第１の実施例を説明す
るための工程順に示した要部断面図である。
るための工程順に示した要部断面図である。
第１の実施例は、まず、第１図（ａ）に示すように、表
裏両面に銅箔１を加熱圧着した絶縁板２を用意する。銅
箔１としては厚さ３５μｍの片面を粗化した圧延銅箔を
使用し、絶縁板２にはガラスファイバー繊維により補強
されたエポキシ樹脂を用いた。
裏両面に銅箔１を加熱圧着した絶縁板２を用意する。銅
箔１としては厚さ３５μｍの片面を粗化した圧延銅箔を
使用し、絶縁板２にはガラスファイバー繊維により補強
されたエポキシ樹脂を用いた。
次いで、第２図（ｂ）に示すように、絶縁板２の表裏両
面に通常の印刷−エッチング法を用い貫通孔形成部の内
層回路とスルーホールとの接続のない部分の銅箔１をエ
ツチング除去し、回路パターン３を形成した。
面に通常の印刷−エッチング法を用い貫通孔形成部の内
層回路とスルーホールとの接続のない部分の銅箔１をエ
ツチング除去し、回路パターン３を形成した。
次に、第１図（ｃ）に示すように、絶縁板１の表面に光
感光性レジストフィルムをラミネートし、露光、現像す
ることにより、回路パターン３上の凹状の溝形成部にレ
ジスト皮ｒＩＡ４を形成した。なお現像液には１・１・
１−トリクロロエタンを用いた。
感光性レジストフィルムをラミネートし、露光、現像す
ることにより、回路パターン３上の凹状の溝形成部にレ
ジスト皮ｒＩＡ４を形成した。なお現像液には１・１・
１−トリクロロエタンを用いた。
次に、第１図（ｄ）に示すように、絶縁板１の両側に複
数のプリプレグ５及び片面を粗化した銅箔６を配し、加
熱圧着することにより積層板７を形成した。
数のプリプレグ５及び片面を粗化した銅箔６を配し、加
熱圧着することにより積層板７を形成した。
次に、第１図（ｅ）に示すように、積層板７の所定の位
置にドリルで穴あけを行ない貫通孔８を形成し、更に、
ドリルビットを用いて、積層板７の表面よりレジスト皮
膜４まで達する凹状の溝９を形成した。
置にドリルで穴あけを行ない貫通孔８を形成し、更に、
ドリルビットを用いて、積層板７の表面よりレジスト皮
膜４まで達する凹状の溝９を形成した。
次に、第１図（ｆ）に示すように、積層板７を塩化メチ
レンにスプレー浸漬し、凹状の溝９の底部のレジスト皮
膜４の残金を膨潤除去するか、または、酸素とフッ素の
混合ガスより成るプラズマで２０分間処理し、スミア１
０とレジスト残香１１を酸化除去した後、積層板７の貫
通孔８の内壁および凹状の溝９の内壁を含む全面に通常
の脱脂、触媒処理、無電解銅めっき及び電気銅めっきを
施し、銅めっき１２を形成しな。
レンにスプレー浸漬し、凹状の溝９の底部のレジスト皮
膜４の残金を膨潤除去するか、または、酸素とフッ素の
混合ガスより成るプラズマで２０分間処理し、スミア１
０とレジスト残香１１を酸化除去した後、積層板７の貫
通孔８の内壁および凹状の溝９の内壁を含む全面に通常
の脱脂、触媒処理、無電解銅めっき及び電気銅めっきを
施し、銅めっき１２を形成しな。
次に、第１図（ｇ）に示すように、積層板７に通常の印
刷−エッチング法により回路形成を施し、スルーホール
１３．半導体素子搭載部１４及び導電回路１５を形成し
、半導体素子搭載用多層印刷配線板２０を得た。
刷−エッチング法により回路形成を施し、スルーホール
１３．半導体素子搭載部１４及び導電回路１５を形成し
、半導体素子搭載用多層印刷配線板２０を得た。
このようにして得られた半導体素子搭載用多層印刷配線
板は、特に、半導体素子搭載用の凹状の溝の底部の銅め
っきの密着が優れ、半田付等の加熱処理によってふくれ
等を生じなかった。また、ドリルビット加工の際に内層
銅箔を損傷することもなく、平坦な底部形状を持つ凹状
の溝を作成することができた。
板は、特に、半導体素子搭載用の凹状の溝の底部の銅め
っきの密着が優れ、半田付等の加熱処理によってふくれ
等を生じなかった。また、ドリルビット加工の際に内層
銅箔を損傷することもなく、平坦な底部形状を持つ凹状
の溝を作成することができた。
第２の実施例は、第１図（ａ）〜（ｇ）に示す第１の実
施例のレジスト皮膜４の形成にアルカリ可溶型の光感光
性レジストフィルムを用い、現像処理を炭酸ナトリウム
水溶液で行なうこと以外は第１の実施例と全く同じ方法
で半導体素子搭載用多層印刷配線板を作成した。
施例のレジスト皮膜４の形成にアルカリ可溶型の光感光
性レジストフィルムを用い、現像処理を炭酸ナトリウム
水溶液で行なうこと以外は第１の実施例と全く同じ方法
で半導体素子搭載用多層印刷配線板を作成した。
このようにして得られた半導体素子搭載用多層印刷配線
板も第１の実施例と同様に凹状の溝の底部のめっきの密
着性は良好で、半田付等の熱処理によってふくれ等を生
じなく、また、内層銅箔の損傷がなく平坦な底部形状を
持つ凹状の溝を作成することができた。
板も第１の実施例と同様に凹状の溝の底部のめっきの密
着性は良好で、半田付等の熱処理によってふくれ等を生
じなく、また、内層銅箔の損傷がなく平坦な底部形状を
持つ凹状の溝を作成することができた。
以上説明したように本発明は、半導体素子搭載用多層印
刷配線板の半導体素子搭載部の凹状の溝を形成する際に
、あらかじめ凹状の溝の底部となる部分にレジスト皮膜
を形成しておくことにより、内層銅箔を損傷することな
く内層銅箔面に接して平坦な底を持つ凹状の溝を形成す
ることができ、搭載する半導体素子の吸湿特性、電磁気
シールド特性及び放熱性等を著しく改善することができ
る効果がある。
刷配線板の半導体素子搭載部の凹状の溝を形成する際に
、あらかじめ凹状の溝の底部となる部分にレジスト皮膜
を形成しておくことにより、内層銅箔を損傷することな
く内層銅箔面に接して平坦な底を持つ凹状の溝を形成す
ることができ、搭載する半導体素子の吸湿特性、電磁気
シールド特性及び放熱性等を著しく改善することができ
る効果がある。
また、ドリルおよびドリルビット加工によるスミアの除
去をプラズマ処理により行なうのと同時にレジスト皮膜
残香の除去も行なうことにより、経済的な製造方法が得
られるという効果もある。
去をプラズマ処理により行なうのと同時にレジスト皮膜
残香の除去も行なうことにより、経済的な製造方法が得
られるという効果もある。
・・・積層板、８・・・貫通孔、９・・・凹状の溝、１
ｏ川スミア、１１・・・レジスト残香、１２・・・銅め
っき、１３・・・スルーホール、１４・・・半導体素子
搭載部、１５・・・導電回路、２０・・・半導体素子搭
載用多層印刷配線板。
ｏ川スミア、１１・・・レジスト残香、１２・・・銅め
っき、１３・・・スルーホール、１４・・・半導体素子
搭載部、１５・・・導電回路、２０・・・半導体素子搭
載用多層印刷配線板。
代理人 弁理士 内 原 晋
【図面の簡単な説明】
第１図（ａ）〜（ｇ）は本発明の第１の実施例の製造方
法を説明するための工程順に示した要部断面図である。
法を説明するための工程順に示した要部断面図である。
Claims (1)
- 【特許請求の範囲】 下記（ａ）〜（ｇ）の工程からなる半導体素子搭載用多
層印刷配線板の製造方法。 （ａ）表裏両面に銅箔を有する絶縁板の前記銅箔を印刷
−エッチングして回路パターンを形成する工程。 （ｂ）前記回路パターンの半導体素子搭載部にレジスト
皮膜を形成する工程。 （ｃ）前記絶縁板の表裏両面に複数のプリプレグ及び片
面に銅箔を有する絶縁板と銅箔とのうちのいずれか一方
を配置し、加熱圧着して積層板を形成する工程。 （ｄ）前記積層板に貫通孔を設ける工程。 （ｅ）前記積層板の表面より前記レジスト皮膜まで達す
る凹状の溝を形成する工程。 （ｆ）前記貫通孔のスミア除去を行うと同時に前記凹状
の溝の底部に残存する前記レジスト皮膜を除去し、前記
回路パターンを露出する工程。 （ｇ）前記積層板の全面に銅めっきを施した後、表面の
導体を印刷−エッチングし、スルーホールおよび半導体
素子搭載用凹状の溝を含む導電回路を形成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273637A JPH0682928B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体素子搭載用多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273637A JPH0682928B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体素子搭載用多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02119298A true JPH02119298A (ja) | 1990-05-07 |
| JPH0682928B2 JPH0682928B2 (ja) | 1994-10-19 |
Family
ID=17530470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273637A Expired - Fee Related JPH0682928B2 (ja) | 1988-10-28 | 1988-10-28 | 半導体素子搭載用多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682928B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715142A (ja) * | 1993-06-22 | 1995-01-17 | Nec Corp | 印刷配線板およびその製造方法 |
| KR100734049B1 (ko) * | 2005-11-29 | 2007-06-29 | 주식회사 코리아써키트 | 캐비티 형의 인쇄회로기판의 제조방법 |
-
1988
- 1988-10-28 JP JP63273637A patent/JPH0682928B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715142A (ja) * | 1993-06-22 | 1995-01-17 | Nec Corp | 印刷配線板およびその製造方法 |
| KR100734049B1 (ko) * | 2005-11-29 | 2007-06-29 | 주식회사 코리아써키트 | 캐비티 형의 인쇄회로기판의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682928B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258094A (en) | Method for producing multilayer printed wiring boards | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| JP2007096312A (ja) | 高密度プリント回路基板の製造方法 | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| EP0146061A2 (en) | Liquid chemical process for forming conductive through-holes through a dielectric layer | |
| CN101562945A (zh) | 内埋式线路结构及其制作方法 | |
| JPH035078B2 (ja) | ||
| JPH10178271A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JP2004335726A (ja) | キャビティ付き多層プリント配線板の製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JP2647007B2 (ja) | 印刷配線板の製造方法 | |
| JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPH10224036A (ja) | ビルドアッププリント配線板およびその製造方法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3648753B2 (ja) | 配線基板の製造方法 | |
| JPH07321461A (ja) | 印刷配線板の製造方法 | |
| JP3817291B2 (ja) | プリント配線板 | |
| JP2869616B2 (ja) | 回路配線基板の製造法 | |
| JPH0548246A (ja) | フレキシブルプリント配線板の製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| JPH10335826A (ja) | 多層配線回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |