JPH0210666Y2 - - Google Patents
Info
- Publication number
- JPH0210666Y2 JPH0210666Y2 JP12388684U JP12388684U JPH0210666Y2 JP H0210666 Y2 JPH0210666 Y2 JP H0210666Y2 JP 12388684 U JP12388684 U JP 12388684U JP 12388684 U JP12388684 U JP 12388684U JP H0210666 Y2 JPH0210666 Y2 JP H0210666Y2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- control circuit
- pin diode
- variable
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Attenuators (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、広帯域可変利得増幅器の利得制御に
用いられるPINダイオードを使用した可変減衰器
に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a variable attenuator using a PIN diode used for gain control of a wideband variable gain amplifier.
PINダイオードを備えた可変減衰器を利得制御
部とする可変利得増幅器の利得は演算増幅器およ
びトランジスタなどを備えた自動利得制御回路を
用いてこのPINダイオードのバイアス電流を変化
させることにより制御される。第3図はこの可変
減衰器および自動利得制御回路の構成を示す接続
図である。
The gain of a variable gain amplifier whose gain control unit is a variable attenuator equipped with a PIN diode is controlled by changing the bias current of the PIN diode using an automatic gain control circuit equipped with an operational amplifier, a transistor, and the like. FIG. 3 is a connection diagram showing the configuration of this variable attenuator and automatic gain control circuit.
さて、この可変減衰器300では制御電圧端子
304の電位が高いときにその減衰量が少なくな
るように構成されているが、自動利得制御回路5
00を用いてこの制御電圧を下げてゆくとバイア
ス電流Ibが駆動源抵抗520に流入するので、制
御電圧がある一定値以下には下がらなくなる。こ
のためにPINダイオード310および311のバ
イアス電流の可変範囲が狭くなり可変利得増幅器
のダイナミツクレンジが狭まる欠点があつた。
Now, although this variable attenuator 300 is configured so that the amount of attenuation decreases when the potential of the control voltage terminal 304 is high, the automatic gain control circuit 5
When this control voltage is lowered using 00, the bias current Ib flows into the drive source resistor 520, so that the control voltage does not fall below a certain value. This has the disadvantage that the variable range of the bias currents of the PIN diodes 310 and 311 is narrowed, and the dynamic range of the variable gain amplifier is narrowed.
本考案は、このような欠点を除去するもので、
可変利得増幅器のダイナミツクレンジを増加させ
る可変利得増幅器の利得制御部として用いられる
可変減衰器を提供することを目的とする。 The present invention eliminates these drawbacks,
It is an object of the present invention to provide a variable attenuator used as a gain control section of a variable gain amplifier that increases the dynamic range of the variable gain amplifier.
本考案は、可変の直流バイアス電流を与える利
得制御回路と、高周波信号の入力端子から高周波
信号の出力端子に至る第一の径路に挿入され上記
利得制御回路の出力電流によりバイアスされる第
一のPINダイオードと、上記第一の径路に並列に
接続された第二の径路に挿入され、上記利得制御
回路の出力電流によりバイアスされる第二のPIN
ダイオードと、上記第一のPINダイオードの出力
側から共通電位に接続され上記バイアス電流の通
路になるバイアス抵抗とを含む可変減衰器で、前
述の問題点を解決するための手段として、上記バ
イアス抵抗に直列に接続された第三のPINダイオ
ードを備えたことを特徴とする。
The present invention includes a gain control circuit that provides a variable DC bias current, and a first path that is inserted into a first path from a high-frequency signal input terminal to a high-frequency signal output terminal and is biased by the output current of the gain control circuit. a PIN diode, and a second PIN inserted in a second path connected in parallel to the first path and biased by the output current of the gain control circuit.
A variable attenuator including a diode and a bias resistor that is connected to a common potential from the output side of the first PIN diode and serves as a path for the bias current. It is characterized by having a third PIN diode connected in series with the PIN diode.
上記利得制御回路によりこの可変減衰器に与え
る制御電圧を低下させるとこの可変減衰器の減衰
量は増大するが、この制御電圧の最低値の限界値
により上記減衰量の可変範囲が狭まる。上記バイ
アス抵抗に直列に接続されたPINダイオードの動
作により、制御電圧が低下した状態と等価な状態
が実現され、上記減衰量可変範囲が拡張される。
When the control voltage applied to the variable attenuator is reduced by the gain control circuit, the amount of attenuation of the variable attenuator increases, but the range in which the amount of attenuation can be varied is narrowed by the lowest limit value of this control voltage. By the operation of the PIN diode connected in series with the bias resistor, a state equivalent to a state in which the control voltage is lowered is realized, and the attenuation variable range is expanded.
以下、本考案実施例装置を図面に基づいて説明
する。
Hereinafter, an embodiment of the present invention will be explained based on the drawings.
第1図は本考案の第一実施例回路の構成を示す
接続図であり、第2図は本考案の第二実施例回路
の構成を示す接続図である。 FIG. 1 is a connection diagram showing the configuration of a circuit according to a first embodiment of the present invention, and FIG. 2 is a connection diagram showing the configuration of a circuit according to a second embodiment of the present invention.
まず、第一実施例回路の構成を第1図に基づい
て説明する。この実施例回路は、入力端子101
と、出力端子102と、制御電源端子103と、
制御電圧端子104と、第一のPINダイオード1
10と、第二のPINダイオード111と、第一の
バイアス抵抗120と、第二のバイアス抵抗12
1と、第三のバイアス抵抗122と、第一の結合
コンデンサ130と、第二の結合コンデンサ13
1と、第三の結合コンデンサ132と自動利得制
御回路500とを備える。 First, the configuration of the circuit of the first embodiment will be explained based on FIG. This embodiment circuit has an input terminal 101
, an output terminal 102 , a control power supply terminal 103 ,
Control voltage terminal 104 and first PIN diode 1
10, a second PIN diode 111, a first bias resistor 120, and a second bias resistor 12
1, a third bias resistor 122, a first coupling capacitor 130, and a second coupling capacitor 13
1, a third coupling capacitor 132, and an automatic gain control circuit 500.
入力端子101は第一の結合コンデンサ130
の一方の極に接続され、第一のコンデンサ130
の他方の極は第一のPINダイオード110のアノ
ードに接続され、第一のPINダイオード110の
カソードは第二結合コンデンサ131の一方の極
に接続され、第二の結合コンデンサ131の他方
の極は出力端子102に接続される。制御電圧端
子103は第二のPINダイオード111のアノー
ドに接続され、第二のPINダイオード111のカ
ソードは第三のバイアス抵抗122の一方の端お
よび第三の結合コンデンサ132の一方の極に接
続される。第三の結合コンデンサ132の他方の
極は、第一の結合コンデンサ130と第一のPIN
ダイオード110の接続点に接続され、この接続
点は第二のバイアス抵抗121の一方の端に接続
される。第二のバイアス抵抗121の他方の端お
よび第三のバイアス抵抗122の他方の端は制御
電圧端子104に接続される。 Input terminal 101 is connected to first coupling capacitor 130
is connected to one pole of the first capacitor 130
The other pole of is connected to the anode of the first PIN diode 110, the cathode of the first PIN diode 110 is connected to one pole of the second coupling capacitor 131, and the other pole of the second coupling capacitor 131 is connected to the anode of the first PIN diode 110. It is connected to the output terminal 102. The control voltage terminal 103 is connected to the anode of the second PIN diode 111, and the cathode of the second PIN diode 111 is connected to one end of the third bias resistor 122 and one pole of the third coupling capacitor 132. Ru. The other pole of the third coupling capacitor 132 is connected to the first coupling capacitor 130 and the first PIN.
It is connected to the connection point of the diode 110, and this connection point is connected to one end of the second bias resistor 121. The other end of the second bias resistor 121 and the other end of the third bias resistor 122 are connected to the control voltage terminal 104.
制御電圧端子104は自動利得制御回路500
の駆動源抵抗520の一方の端に接続され、この
駆動源抵抗520の他方の端は共通電位に接続さ
れる。第一のPINダイオード110と第二の結合
コンデンサ131の一方の極との接続点は第一の
バイアス抵抗120の一方の端に接続され、第一
のバイアス抵抗120の他方の端は本考案の特徴
とするレベルシフトダイオード150のアノード
に接続され、レベルシフトダイオード150のカ
ソードは共通電位に接続される。 Control voltage terminal 104 is connected to automatic gain control circuit 500
The drive source resistor 520 has the other end connected to a common potential. The connection point between the first PIN diode 110 and one pole of the second coupling capacitor 131 is connected to one end of the first bias resistor 120, and the other end of the first bias resistor 120 is connected to the first bias resistor 120. It is connected to the anode of a characteristic level shift diode 150, and the cathode of the level shift diode 150 is connected to a common potential.
次に、この実施例回路の動作を第1図に基づい
て説明する。 Next, the operation of this embodiment circuit will be explained based on FIG.
第一実施例回路はL形構成の可変減衰器であ
り、この回路では制御電圧端子104の電位が低
下する程入力端子101と出力端子102との間
の信号減衰量は増大する。一方、バイアス電流Ib
により生ずる駆動源抵抗520の電圧降下に相当
する電位が制御電圧端子104での最低電位Va
である。ところが、減衰量が増大するとレベルシ
フトダイオード150によるレベルシフト効果に
より制御電圧が最低電位Va以下の電位になつた
状態と等価な状態が実現される。 The circuit of the first embodiment is a variable attenuator with an L-shaped configuration, and in this circuit, the amount of signal attenuation between the input terminal 101 and the output terminal 102 increases as the potential of the control voltage terminal 104 decreases. On the other hand, bias current Ib
The potential corresponding to the voltage drop across the drive source resistance 520 caused by this is the lowest potential Va at the control voltage terminal 104.
It is. However, when the amount of attenuation increases, the level shift effect of the level shift diode 150 realizes a state equivalent to a state in which the control voltage becomes a potential lower than the lowest potential Va.
第4図はこの状態を示すもので、横軸の値は制
御電圧端子104での制御電圧値に対応し、縦軸
の値は減衰量に対応する。実線で示された特性曲
線はこの実施例装置の特性を示し、破線で示され
た特性曲線は従来例装置の特性を示す。従来例装
置の減衰量可変範囲は減衰量aと減衰量bとの範
囲でり、この実施例装置の減衰量可変範囲は減衰
量aと減衰量cとの範囲であり、減衰量可変範囲
の拡大されていることが示されている。 FIG. 4 shows this state, where the value on the horizontal axis corresponds to the control voltage value at the control voltage terminal 104, and the value on the vertical axis corresponds to the amount of attenuation. The characteristic curve shown by a solid line shows the characteristic of this example device, and the characteristic curve shown by a broken line shows the characteristic of the conventional example device. The attenuation variable range of the conventional example device is the range of attenuation amount a and attenuation amount b, and the attenuation amount variable range of this embodiment device is the range of attenuation amount a and attenuation amount c. It is shown that it is enlarged.
次に、第二実施例回路は橋絡T形構成の可変減
衰器であり、この回路での動作原理は第一実施例
回路の動作原理と同一である。 Next, the second embodiment circuit is a variable attenuator with a bridged T-type configuration, and the operating principle in this circuit is the same as that of the first embodiment circuit.
本考案は、以上説明したように、可変減衰器に
簡単な部品を付加することにより、この減衰器の
制御電圧を出力する自動利得制御回路を変更する
ことなしに、この可変減衰器の可変範囲を広げる
ことができる顕著な効果がある。
As explained above, by adding simple parts to the variable attenuator, the present invention can improve the variable range of the variable attenuator without changing the automatic gain control circuit that outputs the control voltage of this attenuator. It has a remarkable effect on expanding the
第1図は本考案第一実施例装置の構成を示す回
路接続図。第2図は本考案第二実施例装置の構成
を示す回路接続図。第3図は従来例装置の構成を
示す回路接続図。第4図は動作特性図。
100,200,300……可変減衰器、10
1,201,301……入力端子、102,20
2,302……出力端子、103,203,30
3……制御電源端子、104,204,304…
…制御電圧端子、110,111,210,21
1,310,311……PINダイオード、500
……自動利得制御回路。
FIG. 1 is a circuit connection diagram showing the configuration of a device according to a first embodiment of the present invention. FIG. 2 is a circuit connection diagram showing the configuration of a device according to a second embodiment of the present invention. FIG. 3 is a circuit connection diagram showing the configuration of a conventional device. Figure 4 is an operating characteristic diagram. 100, 200, 300...variable attenuator, 10
1,201,301...Input terminal, 102,20
2,302...Output terminal, 103,203,30
3... Control power supply terminal, 104, 204, 304...
...Control voltage terminal, 110, 111, 210, 21
1,310,311...PIN diode, 500
...Automatic gain control circuit.
Claims (1)
と、 高周波信号の入力端子から高周波信号の出力端
子に至る第一の径路に挿入され上記利得制御回路
の出力電流によりバイアスされる第一のPINダイ
オードと、 上記第一の径路に並列に接続された第二の径路
に挿入され、上記利得制御回路の出力電流により
バイアスされる第二のPINダイオードと、 上記第一のPINダイオードの出力側から共通電
位に接続され上記バイアス電流の通路になるバイ
アス抵抗と を含む可変減衰器において、 上記バイアス抵抗に直列に接続された第三の
PINダイオード を備えたことを特徴とする可変減衰器。[Claims for Utility Model Registration] A gain control circuit that provides a variable DC bias current; and a gain control circuit that is inserted into a first path from a high-frequency signal input terminal to a high-frequency signal output terminal and that is biased by the output current of the gain control circuit. a second PIN diode inserted into a second path connected in parallel to the first path and biased by the output current of the gain control circuit; a bias resistor connected to a common potential from the output side of the diode and serving as a path for the bias current, a third variable attenuator connected in series with the bias resistor;
A variable attenuator characterized by being equipped with a PIN diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12388684U JPS6140030U (en) | 1984-08-13 | 1984-08-13 | variable attenuator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12388684U JPS6140030U (en) | 1984-08-13 | 1984-08-13 | variable attenuator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6140030U JPS6140030U (en) | 1986-03-13 |
JPH0210666Y2 true JPH0210666Y2 (en) | 1990-03-16 |
Family
ID=30682618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12388684U Granted JPS6140030U (en) | 1984-08-13 | 1984-08-13 | variable attenuator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6140030U (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02150628U (en) * | 1989-05-22 | 1990-12-27 |
-
1984
- 1984-08-13 JP JP12388684U patent/JPS6140030U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS6140030U (en) | 1986-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3984783A (en) | Amplifier | |
US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
KR100300838B1 (en) | Active lowpass filter | |
JPS614310A (en) | Level shifting circuit | |
US3582807A (en) | Amplifier gain control circuit including diode bridge | |
JPH0210666Y2 (en) | ||
US4327333A (en) | AGC Current source | |
US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
JP2624584B2 (en) | Active high-frequency weighting circuit used in noise attenuation circuit | |
US5262688A (en) | Operational amplifier circuit | |
JP3320030B2 (en) | Switching circuit | |
JPH0447485B2 (en) | ||
KR900004796Y1 (en) | Automatic gain control circuit | |
JP3044257B2 (en) | Driving device for switching element | |
JPH0348683B2 (en) | ||
SU471655A1 (en) | Amplifier with automatic gain control | |
JP3342345B2 (en) | Gain control circuit | |
US4319143A (en) | Impedance converting circuit | |
JPH0119289B2 (en) | ||
JPS6110340Y2 (en) | ||
KR910000690Y1 (en) | Clipping level control amplifier | |
JPH0233385Y2 (en) | ||
JPS6246328Y2 (en) | ||
JPH0528824Y2 (en) | ||
JPH021949Y2 (en) |