JPH0153928B2 - - Google Patents
Info
- Publication number
- JPH0153928B2 JPH0153928B2 JP58159264A JP15926483A JPH0153928B2 JP H0153928 B2 JPH0153928 B2 JP H0153928B2 JP 58159264 A JP58159264 A JP 58159264A JP 15926483 A JP15926483 A JP 15926483A JP H0153928 B2 JPH0153928 B2 JP H0153928B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- transistors
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は定電流源回路に係り、特に低電圧動
作化を図つたものに関する。
作化を図つたものに関する。
従来、音響機器を含む電子機器一般に広く使用
される定電流源回路として第１図に示すように構
成されたものが知られている。
される定電流源回路として第１図に示すように構
成されたものが知られている。
すなわち、電源VCCと基準電位点GND間に
PNPおよびNPNの二組のカレントミラートラン
ジスタQ1，Q2およびQ3，Q4が接続されてなる最
も基本的な定電流源回路である。
PNPおよびNPNの二組のカレントミラートラン
ジスタQ1，Q2およびQ3，Q4が接続されてなる最
も基本的な定電流源回路である。
この場合、各トランジスタのベース電流による
誤差分やアーリー効果の影響を無視すると、各ト
ランジスタには Ｉ＝VT／ＲloＮ なる定電流が流れるので、所望の部分から定電流
出力を導出するようにしてやればよい。なお、上
記VTはトランジスタQ1の熱電圧であり、Ｒはト
ランジスタQ1のエミツタに挿入された抵抗であ
り、ＮはトランジスタQ1とQ2のエミツタ面積比
である。
誤差分やアーリー効果の影響を無視すると、各ト
ランジスタには Ｉ＝VT／ＲloＮ なる定電流が流れるので、所望の部分から定電流
出力を導出するようにしてやればよい。なお、上
記VTはトランジスタQ1の熱電圧であり、Ｒはト
ランジスタQ1のエミツタに挿入された抵抗であ
り、ＮはトランジスタQ1とQ2のエミツタ面積比
である。
しかしながら、かかる第１図のものは、実際
上、ベース電流による誤差分やアーリー効果によ
る影響は必ずしも無視できるものでないと共に、
これに加えて電流増幅率βのばらつきや電流の電
源電圧依存性による影響も生じてしまうという問
題を有していた。
上、ベース電流による誤差分やアーリー効果によ
る影響は必ずしも無視できるものでないと共に、
これに加えて電流増幅率βのばらつきや電流の電
源電圧依存性による影響も生じてしまうという問
題を有していた。
また、定電流出力の導出用としてトランジスタ
Q3，Q4のベース、エミツタと共通のトランジス
タを接続したりすると、さらに誤差分が大きくな
つてしまうという問題もあつた。
Q3，Q4のベース、エミツタと共通のトランジス
タを接続したりすると、さらに誤差分が大きくな
つてしまうという問題もあつた。
このため、従来、第２図に示すように、第１図
においてβのばらつきやアーリー効果による影響
がNPN側より大きいPNP側に、カレントミラー
トランジスタQ5，Q6を挿入して誤差分を補償す
る如くなしている。
においてβのばらつきやアーリー効果による影響
がNPN側より大きいPNP側に、カレントミラー
トランジスタQ5，Q6を挿入して誤差分を補償す
る如くなしている。
つまり、第２図のものはトランジスタQ5，Q6
のコレクタ・エミツタ間電圧VCEが等しくなると
共に、トランジスタQ1，Q2のベース電流が等し
くなることによつて、特性やばらつきの点で第１
図のものより優れたものとすることができる。
のコレクタ・エミツタ間電圧VCEが等しくなると
共に、トランジスタQ1，Q2のベース電流が等し
くなることによつて、特性やばらつきの点で第１
図のものより優れたものとすることができる。
しかしながら、第２図のものは電源VCCと基準
電位点GND間に縦続接続されるトランジスタの
段数が多くなるために、それだけ電圧損失（＝ベ
ース・エミツタ間電圧VBE×２＋VCE×１≒0.7×
２＋0.2＝1.6V）が大きくなり、近時の小形携帯
用機器等で要請される1V以下級の低電圧動作化
には不適なものであつた。
電位点GND間に縦続接続されるトランジスタの
段数が多くなるために、それだけ電圧損失（＝ベ
ース・エミツタ間電圧VBE×２＋VCE×１≒0.7×
２＋0.2＝1.6V）が大きくなり、近時の小形携帯
用機器等で要請される1V以下級の低電圧動作化
には不適なものであつた。
そこで、この発明は以上のような点に鑑みてな
されたもので、ベース電流による誤差が生じない
ようにし且つアーリー効果による影響を受けない
ようにすると共に、1V以下級の低電圧動作化を
図ることができるように改良した極めて良好な定
電流源回路を提供することを目的としている。
されたもので、ベース電流による誤差が生じない
ようにし且つアーリー効果による影響を受けない
ようにすると共に、1V以下級の低電圧動作化を
図ることができるように改良した極めて良好な定
電流源回路を提供することを目的としている。
すなわち、この発明による定電流源回路は、エ
ミツタが第１電位点に接続された第１のトランジ
スタと、この第１のトランジスタのコレクタにベ
ースが接続されると共にエミツタが前記第１電位
点に接続された第２のトランジスタと、各エミツ
タが第２電位点に接続されたカレントミラー構成
の第３および第４のトランジスタと、前記第１の
トランジスタのベース−コレクタ間に直列に接続
された抵抗と、前記第３および第４のトランジス
タのうちダイオード接続側の第３のトランジスタ
のコレクタにコレクタが接続されると共にベース
前記第１のトランジスタのベースに接続され且つ
エミツタが前記第１電位点に接続された第５のト
ランジスタと、前記第２および第４のトランジス
タの各コレクタにベースが共通に接続されると共
にコレクタが前記第１のトランジスタののベース
に接続され且つエミツタが前記第２電位点い接続
された第６のトランジスタとを具備してなること
を特徴としている。
ミツタが第１電位点に接続された第１のトランジ
スタと、この第１のトランジスタのコレクタにベ
ースが接続されると共にエミツタが前記第１電位
点に接続された第２のトランジスタと、各エミツ
タが第２電位点に接続されたカレントミラー構成
の第３および第４のトランジスタと、前記第１の
トランジスタのベース−コレクタ間に直列に接続
された抵抗と、前記第３および第４のトランジス
タのうちダイオード接続側の第３のトランジスタ
のコレクタにコレクタが接続されると共にベース
前記第１のトランジスタのベースに接続され且つ
エミツタが前記第１電位点に接続された第５のト
ランジスタと、前記第２および第４のトランジス
タの各コレクタにベースが共通に接続されると共
にコレクタが前記第１のトランジスタののベース
に接続され且つエミツタが前記第２電位点い接続
された第６のトランジスタとを具備してなること
を特徴としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第３図に示すようにNPNトランジ
スタQ11，Q12は前者のコレクタが後者のベース
に接続されると共に、互いのエミツタが基準電位
点GNDに接続されている。
スタQ11，Q12は前者のコレクタが後者のベース
に接続されると共に、互いのエミツタが基準電位
点GNDに接続されている。
ここで、上記トランジスタQ11はベース−コレ
クタ間に抵抗Ｒが接続されると共に、ベースが
NPNトランジスタQ13のベースに接続されてい
る。このトランジスタQ13はそのエミツタが基準
電位点GNDに接続され、且つそのコレクタが
PNPトランジスタQ14のコレクタ・エミツタ通路
を介して電源VCCに接続されている。
クタ間に抵抗Ｒが接続されると共に、ベースが
NPNトランジスタQ13のベースに接続されてい
る。このトランジスタQ13はそのエミツタが基準
電位点GNDに接続され、且つそのコレクタが
PNPトランジスタQ14のコレクタ・エミツタ通路
を介して電源VCCに接続されている。
また、ダイオード接続となされた上記トランジ
スタQ14はPNPトランジスタQ15と共にカレント
ミラーを構成するもので、互いのベースが共通に
接続されている。
スタQ14はPNPトランジスタQ15と共にカレント
ミラーを構成するもので、互いのベースが共通に
接続されている。
ここで、トランジスタQ15はそのエミツタが電
源VCCに接続され、且つそのコレクタが上記トラ
ンジスタQ12のコレクタに接続されると共に、
PNPトランジスタQ16のベースに接続されてい
る。
源VCCに接続され、且つそのコレクタが上記トラ
ンジスタQ12のコレクタに接続されると共に、
PNPトランジスタQ16のベースに接続されてい
る。
そして、上記トランジスタQ16はそのエミツタ
が電源VCCに接続され、且つそのコレクタが上記
トランジスタQ13のベースと抵抗Ｒとの接続点に
接続されている。
が電源VCCに接続され、且つそのコレクタが上記
トランジスタQ13のベースと抵抗Ｒとの接続点に
接続されている。
なお、上記トランジスタQ11，Q12はそれぞれ
トランジスタQ13とのエミツタ面積比がＮ：１に
なされている。
トランジスタQ13とのエミツタ面積比がＮ：１に
なされている。
つまり、以上のよう定電流源回路は、トランジ
スタQ11のベース−コレクタ間に挿入した抵抗Ｒ
に対してトランジスタQ16を介して電流を流し、
該抵抗Ｒの両端に発生する電圧をそれぞれトラン
ジスタQ12，Q13のベース・エミツタ間に加える
ことにより上記電流の変化分を各トランジスタ
Q12，Q13の出力電流の差として検出し、それを
カレントミラー構成のトランジスタQ14，Q15を
介して上記トランジスタQ16を帰還制御すること
により、各トランジスタに流れる電流が常時どこ
でも互いに等しい定電流となるように構成したも
のである。
スタQ11のベース−コレクタ間に挿入した抵抗Ｒ
に対してトランジスタQ16を介して電流を流し、
該抵抗Ｒの両端に発生する電圧をそれぞれトラン
ジスタQ12，Q13のベース・エミツタ間に加える
ことにより上記電流の変化分を各トランジスタ
Q12，Q13の出力電流の差として検出し、それを
カレントミラー構成のトランジスタQ14，Q15を
介して上記トランジスタQ16を帰還制御すること
により、各トランジスタに流れる電流が常時どこ
でも互いに等しい定電流となるように構成したも
のである。
而して、以上の構成において、トランジスタ
Q11，Q13およびQ14，Q15はそれぞれのベース・
エミツタ間電圧VBEが等しいので、それらの各コ
レクタ電流IC(Q11)，IC(Q13)，IC(Q14)，IC(Q15)はIC(Q
11)＝
IC(Q13)およびIC(Q14)＝IC(Q15)の関係にある。
Q11，Q13およびQ14，Q15はそれぞれのベース・
エミツタ間電圧VBEが等しいので、それらの各コ
レクタ電流IC(Q11)，IC(Q13)，IC(Q14)，IC(Q15)はIC(Q
11)＝
IC(Q13)およびIC(Q14)＝IC(Q15)の関係にある。
また、各トランジスタQ11〜Q16のベース電流
を無視すると、それらの各コレクタ電流IC(Q11)〜
IC(Q16)はIC(Q12)＝IC(Q15)，IC(Q13)＝IC(Q14)，IC(Q1
1)＝
IC(Q16)の関係にある。
を無視すると、それらの各コレクタ電流IC(Q11)〜
IC(Q16)はIC(Q12)＝IC(Q15)，IC(Q13)＝IC(Q14)，IC(Q1
1)＝
IC(Q16)の関係にある。
つまり、結局のところ各トランジスタQ11〜
Q16の各コレクタ電流IC(Q11)〜IC(Q16)は互いに相等
しくIC(Q11)＝IC(Q12)＝IC(Q13)＝IC(Q14)＝IC(Q15)＝I
C(Q16)
の関係にある。
Q16の各コレクタ電流IC(Q11)〜IC(Q16)は互いに相等
しくIC(Q11)＝IC(Q12)＝IC(Q13)＝IC(Q14)＝IC(Q15)＝I
C(Q16)
の関係にある。
そして、第３図において
VTloIC(Q11)／Ｎ・IS＋IC(Q11)・Ｒ
＝VTloIC(Q13)／IS
の関係が成立しているので、これから
IC(Q11)＝VT／ＲloＮ
なる定電流出力が得られ、結局いずれのトランジ
スタIC(Q11)〜IC(Q16)からでもVT／ＲloＮで決定される 定電流出力を導出し得るものであることが分る。
スタIC(Q11)〜IC(Q16)からでもVT／ＲloＮで決定される 定電流出力を導出し得るものであることが分る。
しかも、かかる第３図の定電流源回路は、電源
VCCと基準電位点GND間に縦続接続されるトラン
ジスタの段数が従来の第２図のものより少なくて
済むので、それだけ電圧損失（＝VBE×１＋VCE
×１≒0.7〜0.8V）が小さくなり、1V以下級の低
電圧動作化が可能である。
VCCと基準電位点GND間に縦続接続されるトラン
ジスタの段数が従来の第２図のものより少なくて
済むので、それだけ電圧損失（＝VBE×１＋VCE
×１≒0.7〜0.8V）が小さくなり、1V以下級の低
電圧動作化が可能である。
また、一般にアーリー効果の影響を受け易い
PNP側であるトランジスタQ14，Q15についてみ
てみるに、それらの各VCEが等しくなつているの
で、この場合はアーリー効果の影響を受けないも
のであることが分る。これは、NPN側であるト
ランジスタQ12，Q13についても同様である。
PNP側であるトランジスタQ14，Q15についてみ
てみるに、それらの各VCEが等しくなつているの
で、この場合はアーリー効果の影響を受けないも
のであることが分る。これは、NPN側であるト
ランジスタQ12，Q13についても同様である。
次に、ベース電流についてみてみると、トラン
ジスタQ13側にはトランジスタQ14，Q15の２個分
のベース電流が流れているのに対し、トランジス
タQ12側にはトランジスタQ16の１個分のベース
電流しか流れないようにみえる。しかし、実際
上、定電流出力の導出用として例えばトランジス
タQ11またはQ16と並列状に図示しないトランジ
スタを接続する如くしてトランジスタQ13および
Q12に流れるベース電流の個数を合わせることに
より、ベース電流による誤差分を生じないように
することが可能となる。
ジスタQ13側にはトランジスタQ14，Q15の２個分
のベース電流が流れているのに対し、トランジス
タQ12側にはトランジスタQ16の１個分のベース
電流しか流れないようにみえる。しかし、実際
上、定電流出力の導出用として例えばトランジス
タQ11またはQ16と並列状に図示しないトランジ
スタを接続する如くしてトランジスタQ13および
Q12に流れるベース電流の個数を合わせることに
より、ベース電流による誤差分を生じないように
することが可能となる。
第４図は第１図のもの（図示破線）と対比によ
る第３図の定電流源回路（図示実線）のコンピユ
ータ・シミユレーシヨンによる出力特性を示すも
ので、電源VCC電圧0.7〜10Vまで殆んど変化のな
い定電流出力104.5〜105.7μAを得ることができる
から、アーリー効果による影響は殆んど受けてい
ないといつてよいい程である。
る第３図の定電流源回路（図示実線）のコンピユ
ータ・シミユレーシヨンによる出力特性を示すも
ので、電源VCC電圧0.7〜10Vまで殆んど変化のな
い定電流出力104.5〜105.7μAを得ることができる
から、アーリー効果による影響は殆んど受けてい
ないといつてよいい程である。
但し、この出力特性はモデルパラメータとして
Ｎ＝４、Ｒ＝360Ω、NPNトランジスタの電流増
幅率、飽和電流、アーク電圧をそれぞれ150、1.9
×10-16〔Ａ〕、150〔Ｖ〕とし且つPNPトランジス
タのそれらを40、9.2×10-16〔Ａ〕、34〔Ｖ〕に設
定した場合である。
Ｎ＝４、Ｒ＝360Ω、NPNトランジスタの電流増
幅率、飽和電流、アーク電圧をそれぞれ150、1.9
×10-16〔Ａ〕、150〔Ｖ〕とし且つPNPトランジス
タのそれらを40、9.2×10-16〔Ａ〕、34〔Ｖ〕に設
定した場合である。
なお、第３図において電流変化検出用となる抵
抗Ｒに流れる電流IC(R)はベース電流およびアーリ
ー効果による影響も考慮に入れると、次のように
表わされる。
抗Ｒに流れる電流IC(R)はベース電流およびアーリ
ー効果による影響も考慮に入れると、次のように
表わされる。
IC(R)＝VT／Ｒlo
〔Ｎ ・（１＋１／βP）（１−１／ANAPβNβP）／１
＋１／ANAPβP（１＋１／βN）（１＋１／βP）〕 但し AN＝１＋VCC−VBE／VAN／１＋VBE／VAN、 AP＝１＋VCC−VBE／VAP／１＋VBE／VAP であり、ここで、VAN，VAPおよびβN，βPはそれ
ぞれNPN，PNPトランジスタのアーリー電圧お
よび電流増幅率である。
＋１／ANAPβP（１＋１／βN）（１＋１／βP）〕 但し AN＝１＋VCC−VBE／VAN／１＋VBE／VAN、 AP＝１＋VCC−VBE／VAP／１＋VBE／VAP であり、ここで、VAN，VAPおよびβN，βPはそれ
ぞれNPN，PNPトランジスタのアーリー電圧お
よび電流増幅率である。
そして、上式中の右辺〔 〕内のＮを除く成分
がベース電流およびアーリー効果の影響による誤
差項であり、、例えばβN＝150、βP＝40、VAN＝
150V、VAP＝34Vとして、VCCを１〜10Vまで変
化させたときこの誤差項は1022〜1029となつてた
かだか0.7％しか変化しない。
がベース電流およびアーリー効果の影響による誤
差項であり、、例えばβN＝150、βP＝40、VAN＝
150V、VAP＝34Vとして、VCCを１〜10Vまで変
化させたときこの誤差項は1022〜1029となつてた
かだか0.7％しか変化しない。
また、VAN＝150V、VAP＝34V、VCC＝1V、βN
＝150としてβPを20から100まで変化させたとして
も、上記誤差項は1041〜1009となつて3.3％しか
変化しない。この場合、トランジスタQ12，Q13
の各コレクタに流れ込むPNP側のトランジスタ
Q14，Q15，Q16のベース電流を同じ値にすること
によつて、3.3％よりも大幅に小さい変化に抑え
ることができる。
＝150としてβPを20から100まで変化させたとして
も、上記誤差項は1041〜1009となつて3.3％しか
変化しない。この場合、トランジスタQ12，Q13
の各コレクタに流れ込むPNP側のトランジスタ
Q14，Q15，Q16のベース電流を同じ値にすること
によつて、3.3％よりも大幅に小さい変化に抑え
ることができる。
第５図は第３図の応用例を示すもので、図中ト
ランジスタQ18、ダイオードQ19および抵抗R6は
スタータ回路であり、同トランジスタQ17、抵抗
R5，R7はスタータ回路によるスタート後にスタ
ータ回路をカツトオフさせるための回路であり、
同トランジスタQ20，Q21，Q22はそれぞれ定電流
出力導出用のトランジスタである。
ランジスタQ18、ダイオードQ19および抵抗R6は
スタータ回路であり、同トランジスタQ17、抵抗
R5，R7はスタータ回路によるスタート後にスタ
ータ回路をカツトオフさせるための回路であり、
同トランジスタQ20，Q21，Q22はそれぞれ定電流
出力導出用のトランジスタである。
そして、以上における各トランジスタQ12，
Q14，Q15のエミツタ面積N2，N4，N5比は適宜に
選定することができ、この場合の定電流出力Ｉは Ｉ＝VT／ＲloN2・N4／N5 となる。但し、第５図のようにPNP側の各トラ
ンジスタQ14〜Q17，Q20，Q21のエミツタに抵抗
R2〜R5，R8，R9を挿入した場合には、それも考
慮に入れてやる必要がある。
Q14，Q15のエミツタ面積N2，N4，N5比は適宜に
選定することができ、この場合の定電流出力Ｉは Ｉ＝VT／ＲloN2・N4／N5 となる。但し、第５図のようにPNP側の各トラ
ンジスタQ14〜Q17，Q20，Q21のエミツタに抵抗
R2〜R5，R8，R9を挿入した場合には、それも考
慮に入れてやる必要がある。
なお、この発明は上記し且つ図示した実施例の
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
従つて、以上詳述したようにこの発明によれ
ば、ベース電流による誤差が生じないようにし且
つアーリー効果による影響を受けないようにする
と共に、1V以下級の低電圧動作化を図ることが
できるように改良した極めて良好な定電流源回路
を提供することが可能となる。
ば、ベース電流による誤差が生じないようにし且
つアーリー効果による影響を受けないようにする
と共に、1V以下級の低電圧動作化を図ることが
できるように改良した極めて良好な定電流源回路
を提供することが可能となる。
第１図、第２図は従来の定電流源回路を示す構
成説明図、第３図はこの発明による定電流源回路
の一実施例を示す構成説明図、第４図は第３図の
出力特性を示す曲線図、第５図は第３図の応用例
を示す構成説明図である。 Q11〜Q16……トランジスタ、Ｒ……抵抗、VCC
……電源、GND……基準電位点。
成説明図、第３図はこの発明による定電流源回路
の一実施例を示す構成説明図、第４図は第３図の
出力特性を示す曲線図、第５図は第３図の応用例
を示す構成説明図である。 Q11〜Q16……トランジスタ、Ｒ……抵抗、VCC
……電源、GND……基準電位点。
Claims (1)
- １ エミツタが第１電位点に接続された第１のト
ランジスタと、この第１のトランジスタのコレク
タにベースが接続されると共にエミツタが前記第
１電位点に接続された第２のトランジスタと、各
エミツタが第２電位点に接続されたカレントミラ
ー構成の第３および第４のトランジスタと、前記
第１のトランジスタのベース−コレクタ間に直列
に接続された抵抗と、前記第３および第４のトラ
ンジスタのうちダイオード接続側の第３のトラン
ジスタのコレクタにコレクタが接続されると共に
ベースが前記第１のトランジスタのベースに接続
され且つエミツタが前記第１電位点に接続された
第５のトランジスタと、前記第２および第４のト
ランジスタの各コレクタにベースが共通に接続さ
れると共にコレクタが前記第１のトランジスタの
ベースに接続され且つエミツタが前記第２電位点
に接続された第６のトランジスタとを具備してな
ることを特徴とする定電流源回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159264A JPS6051306A (ja) | 1983-08-31 | 1983-08-31 | 定電流源回路 |
| DE8484305966T DE3476476D1 (en) | 1983-08-31 | 1984-08-31 | A constant current source circuit |
| US06/646,105 US4578633A (en) | 1983-08-31 | 1984-08-31 | Constant current source circuit |
| EP84305966A EP0139425B1 (en) | 1983-08-31 | 1984-08-31 | A constant current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58159264A JPS6051306A (ja) | 1983-08-31 | 1983-08-31 | 定電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6051306A JPS6051306A (ja) | 1985-03-22 |
| JPH0153928B2 true JPH0153928B2 (ja) | 1989-11-16 |
Family
ID=15689964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58159264A Granted JPS6051306A (ja) | 1983-08-31 | 1983-08-31 | 定電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6051306A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01103381A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | テープ装置 |
| JPH01144881A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 磁気テープ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5260047A (en) * | 1975-11-12 | 1977-05-18 | Nippon Telegr & Teleph Corp <Ntt> | Bias current supply circuit |
| JPS58124309A (ja) * | 1982-01-19 | 1983-07-23 | ビ−エスア−ル ノ−スアメリカ リミテツド | 電流発生装置 |
-
1983
- 1983-08-31 JP JP58159264A patent/JPS6051306A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5260047A (en) * | 1975-11-12 | 1977-05-18 | Nippon Telegr & Teleph Corp <Ntt> | Bias current supply circuit |
| JPS58124309A (ja) * | 1982-01-19 | 1983-07-23 | ビ−エスア−ル ノ−スアメリカ リミテツド | 電流発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6051306A (ja) | 1985-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPS59108122A (ja) | 定電流発生回路 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH0153928B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JPH03214808A (ja) | 電圧比較回路 | |
| JPS6252486B2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP3963251B2 (ja) | 電子回路 | |
| JPH0151207B2 (ja) | ||
| JPH08102627A (ja) | 半導体集積回路 | |
| JPH0542489Y2 (ja) | ||
| JPS6235708A (ja) | シユミツト回路 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPS58207119A (ja) | 電流源回路 | |
| JPS5943419A (ja) | 定電流回路 | |
| JPH0312487B2 (ja) | ||
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPS63307514A (ja) | 定電流回路 | |
| JPS6051307A (ja) | 定電流源回路 | |
| JPH066149A (ja) | 電圧制御回路 | |
| JPH0420209B2 (ja) | ||
| JPH0522043A (ja) | 入力バイアス回路 |