JPH0137003B2 - - Google Patents
Info
- Publication number
- JPH0137003B2 JPH0137003B2 JP58098237A JP9823783A JPH0137003B2 JP H0137003 B2 JPH0137003 B2 JP H0137003B2 JP 58098237 A JP58098237 A JP 58098237A JP 9823783 A JP9823783 A JP 9823783A JP H0137003 B2 JPH0137003 B2 JP H0137003B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- pattern
- coil
- dielectric substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 86
- 229910000859 α-Fe Inorganic materials 0.000 claims description 33
- 239000002131 composite material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000004907 flux Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000035699 permeability Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/02—One-port networks comprising only passive electrical elements as network components without voltage- or current-dependent elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1783—Combined LC in series path
Landscapes
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波信号の伝送通路例えばテレビや
FMラジオ等のアンテナとチユーナーとの間に挿
入する複合LCフイルタに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is applicable to transmission paths for high frequency signals such as televisions, etc.
This relates to a composite LC filter inserted between an antenna such as an FM radio and a tuner.
従来例の構成とその問題点
FMラジオやテレビ及びRFモジユレータ等の
高周波信号の伝送通路に使用するフイルタに、回
路を構成するコイルやコンデンサ等をパターンで
誘電体基板の両面に蒸着、メツキ、もしくは印刷
等によつて被着形成したフイルタがある。これら
は、一般に安価でしかも品質も均一に製造できる
ので広く使用されている。例えば、第１図に示す
回路があり、図中１は入力端子、２はアース端
子、３は出力端子、L1，L2はコイル、C1，C2，
C3はコンデンサである。ところで、第１図の回
路構成をスパイラル状のコイルパターンとコンデ
ンサパターンを使用して、誘電体基板に被着形成
し且つ小形にすることを考えると、次の点が必要
である。Conventional configurations and their problems For filters used in transmission paths for high-frequency signals such as FM radios, televisions, and RF modulators, coils, capacitors, etc. that make up the circuit are deposited, plated, or plated in a pattern on both sides of a dielectric substrate. There are filters that are adhered and formed by printing or the like. These are generally inexpensive and can be manufactured with uniform quality, so they are widely used. For example, there is a circuit shown in Figure 1, where 1 is an input terminal, 2 is a ground terminal, 3 is an output terminal, L 1 , L 2 are coils, C 1 , C 2 ,
C3 is a capacitor. By the way, when considering that the circuit configuration of FIG. 1 is formed on a dielectric substrate using a spiral coil pattern and a capacitor pattern and is made compact, the following points are necessary.
コンデンサパターンを小さくするには、誘電
率の高い基板を使用する方法があるが、パター
ン相互間の浮遊容量を少なくすることを考慮す
ると、誘電率はできるだけ低く、基板の厚みｔ
は薄い方が良い。例えばｔ＝0.1〜0.5mm程度で
ある。浮遊容量は高周波信号の通り抜けが生じ
るので小さいのが望ましい。 One way to make the capacitor pattern smaller is to use a substrate with a high dielectric constant. However, in order to reduce stray capacitance between patterns, the dielectric constant should be as low as possible, and the substrate thickness t
The thinner the better. For example, t=about 0.1 to 0.5 mm. It is desirable that the stray capacitance be small because high frequency signals may pass through it.
したがつて、小形化には基板の厚みを薄くす
るほか、パターンとパターンとの相互間隔をで
きるだけ狭くすることにより、基板の表面積に
対してパターンの占有率を大きくすることが必
要である。 Therefore, for miniaturization, it is necessary not only to reduce the thickness of the substrate but also to increase the occupation ratio of the patterns to the surface area of the substrate by narrowing the mutual spacing between the patterns as much as possible.
コイルパターンについては、例えば、小形で
見かけ上のコイルのインダクタンスを大きくす
る方法として、磁性体の基板、例えばNi−Zz
系のフエライト基板にヘリカルコイルのパター
ンを被着形成すれば、同一形状でも誘電体基板
上に形成したコイルのインダクタンスより大き
いものが実現できる。しかし、こんどはＱの良
いコンデンサが同時に被着形成できないという
問題がある。 Regarding the coil pattern, for example, as a way to increase the apparent inductance of a small coil, it is possible to use a magnetic substrate, such as Ni-Zz.
By forming a helical coil pattern on a ferrite substrate, it is possible to realize an inductance larger than that of a coil formed on a dielectric substrate even though the shape is the same. However, there is a problem that capacitors with good Q cannot be deposited and formed at the same time.
ところで、従来技術で第１図の回路を誘電体基
板の両面に回路パターン（ヘリカルコイルパター
ン、コンデンサパターン）を被着形成した例とし
て第２図がある。第２図のパターンは特性改善の
ため、シールドパターン等を含んでいるので、等
価回路は第１図と多少異なるが、本発明の主たる
目的と異なるので説明は省略する。 By the way, FIG. 2 shows an example of the circuit shown in FIG. 1 in which circuit patterns (helical coil pattern, capacitor pattern) are formed on both sides of a dielectric substrate using the conventional technique. Since the pattern in FIG. 2 includes a shield pattern and the like to improve characteristics, the equivalent circuit is somewhat different from that in FIG. 1, but since this is different from the main purpose of the present invention, a description thereof will be omitted.
第２図において、１は入力端子、２はアース端
子、３は出力端子、５は誘電体基板、６は第１図
におけるコイルL1を構成するコイルパターン、
６ａは前記誘電体基板５の表面（以下Ａ面とい
う）、６ｂは同裏面（以下Ｂ面という）に被着形
成している。７は第１図におけるコイルL2のコ
イルパターンで、７ａはＡ面、７ｂはＢ面に被着
形成している。１０ａ，１０ｂは第１図における
コンデンサC3の平行電極で、第１図中、他のコ
ンデンサC1，C2は前記コイルパターン６及び７
の対向部分で分布容量として形成している。８，
９はＡ面とＢ面のパタンを電気的接続をするため
のスルーホールである。 In FIG. 2, 1 is an input terminal, 2 is a ground terminal, 3 is an output terminal, 5 is a dielectric substrate, 6 is a coil pattern constituting the coil L 1 in FIG.
6a is formed on the front surface (hereinafter referred to as A side) of the dielectric substrate 5, and 6b is formed on the back surface (hereinafter referred to as B side). 7 is the coil pattern of the coil L2 in FIG. 1, in which 7a is formed on the A side and 7b is formed on the B side. 10a and 10b are parallel electrodes of capacitor C 3 in FIG. 1, and other capacitors C 1 and C 2 in FIG.
It is formed as a distributed capacitance at the opposing parts. 8,
9 is a through hole for electrically connecting the patterns on the A side and the B side.
ところで、第２図に示す平面的な構造では小形
化を図るために、誘電体の基板の厚みを薄くし、
且つフエライトのような磁性体基板を組み合せて
も限度がある。すなわち、従来技術では実装密度
を上げ超小形化を図るには困難があつた。 By the way, in order to reduce the size of the planar structure shown in Fig. 2, the thickness of the dielectric substrate is made thinner.
Furthermore, there are limits to the combination of magnetic substrates such as ferrite. That is, with the conventional technology, it was difficult to increase the packaging density and achieve ultra-miniaturization.
発明の目的
本発明は上記従来の問題点を解消するもので、
特に、コイルとコンデンサを誘電体基板の両面に
回路パターンを利用して被着形成し、更に積層構
造にし層間の磁気的結合や静電結合を最少にした
超小形のフイルタを提供することを目的とするも
のである。Purpose of the invention The present invention solves the above-mentioned conventional problems.
In particular, the purpose is to provide an ultra-small filter in which a coil and a capacitor are formed on both sides of a dielectric substrate using circuit patterns, and a layered structure is formed to minimize magnetic coupling and electrostatic coupling between layers. That is.
発明の構成
この目的を達成するために本発明は、複数のイ
ンダクタンスとキヤパシタンスとからなるフイル
タ回路を分割し、第１の回路は第１の誘電体基板
に第１の回路パターンを被着形成して構成すると
ともに、第２の回路パターンは第２の誘電体基板
に第２の回路パターンを被着形成して構成し、か
つ前記第１の誘電体基板と第２の誘電体基板とを
重ねて配設し、前記第１及び第２の誘電体基板の
間に第１のフエライト基板と第２のフエライト基
板とを重合して挿入し、前記第１の回路と前記第
２の回路とを電気的に接続したものである。Structure of the Invention In order to achieve this object, the present invention divides a filter circuit consisting of a plurality of inductances and capacitances, and a first circuit is formed by depositing a first circuit pattern on a first dielectric substrate. The second circuit pattern is formed by depositing a second circuit pattern on a second dielectric substrate, and the first dielectric substrate and the second dielectric substrate are overlapped. a first ferrite substrate and a second ferrite substrate are superimposed and inserted between the first and second dielectric substrates, and the first circuit and the second circuit are connected to each other. It is electrically connected.
実施例の説明
以下本発明の一実施例を図面を参照して説明す
る。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
第１図にて示した回路を、図中、４，−４′より
２つの回路に分割し、端子１，２、コンデンサ
C1及びコイルL1にて構成された第１の回路と、
端子３、コンデンサC2，C3及びコイルL2にて構
成された第２の回路とする。 The circuit shown in Figure 1 is divided into two circuits from 4 and -4' in the figure, terminals 1 and 2, and a capacitor.
A first circuit composed of C 1 and coil L 1 ,
A second circuit is made up of terminal 3, capacitors C 2 and C 3 , and coil L 2 .
第３図は、前記端子１，２、コンデンサC1及
びコイルL1からなる第１の回路のパターンを誘
電体基板１１に被着形成したもので、１２はコイ
ルL1を構成するパターンである。１２ａは前記
誘電体基板１１の表面（以下Ｃ面という）のパタ
ーン、１２ｂは、前記誘電体基板１１の裏面（以
下Ｄ面という）のパターン、１３は前記パターン
１２ａ，１２ｂを電気的接続をするためのスルー
ホールである。１４，１５は第１と第２の回路の
接続用スルーホールである。前記コンデンサC1
は、前記パターン１２ａ，１２ｂの分布容量にて
形成している。 FIG. 3 shows a first circuit pattern consisting of the terminals 1 and 2, capacitor C 1 and coil L 1 adhered to a dielectric substrate 11, and 12 is a pattern constituting the coil L 1 . . 12a is a pattern on the front surface (hereinafter referred to as C side) of the dielectric substrate 11, 12b is a pattern on the back side (hereinafter referred to as D side) of the dielectric substrate 11, and 13 is used to electrically connect the patterns 12a and 12b. This is a through hole for. 14 and 15 are through holes for connecting the first and second circuits. Said capacitor C 1
is formed by the distributed capacitance of the patterns 12a and 12b.
第４図は、端子３、コイルL2、コンデンサC2，
C3からなる第２の回路のパターンを誘電体基板
２１に被着形成したもので、２２はコイルL2の
パターン、２２ａは前記誘電体基板２１の表面
（以下Ｈ面という）のパターン、２２ｂは前記誘
電体基板２１の裏面（以下Ｉ面という）のパター
ン、２３はパターン２２ａ，２２ｂを電気的接続
するためのスルーホールである。２４，２５は前
記第１と第２の回路接続用のスルーホールであ
る。コンデンサC2は、前記パターン２２ａ，２
２ｂの分布容量で形成し、コンデンサC3は、パ
ターン２６ａ，２６ｂの電極で形成され２６ｂに
は端子３が接続されている。 Figure 4 shows terminal 3, coil L 2 , capacitor C 2 ,
A second circuit pattern consisting of C 3 is formed on a dielectric substrate 21, 22 is a pattern of coil L 2 , 22a is a pattern on the surface (hereinafter referred to as H surface) of the dielectric substrate 21, and 22b is a pattern of a second circuit consisting of C 3. 2 is a pattern on the back surface (hereinafter referred to as I surface) of the dielectric substrate 21, and 23 is a through hole for electrically connecting the patterns 22a and 22b. 24 and 25 are through holes for connecting the first and second circuits. The capacitor C 2 is connected to the patterns 22a, 2
The capacitor C3 is formed by electrodes of patterns 26a and 26b, and the terminal 3 is connected to 26b.
次に、第５図中、１６は、本発明に使用する磁
性体基板でNi−Zz系のフエライト基板である。
１７，１９は回路接続用のスルーホールとなつて
いるが、孔はそれぞれ閉じた円でなく、それぞれ
一箇所に切欠き部１８，２０を設けたものとなつ
ている。この理由は、スルーホール１７の切欠き
部１８、スルーホール１９の切欠部２０が閉じて
いれば、磁気回路として閉磁路を構成する。閉磁
路になれば、透磁率が高くなる反面tanσの周波
数特性が悪くなり、したがつて回路接合部の周波
数特性が悪くなるので、閉磁路にして使用する。
このフエライト基板１６の形状は、第５図のＥ−
E′から切断して前記スルーホール１７，１８を含
まないＦ部のみを使用しても良い。 Next, in FIG. 5, reference numeral 16 denotes a magnetic substrate used in the present invention, which is a Ni-Zz ferrite substrate.
Reference numerals 17 and 19 are through holes for circuit connection, but the holes are not closed circles, but have cutouts 18 and 20 at one location, respectively. The reason for this is that if the notch 18 of the through hole 17 and the notch 20 of the through hole 19 are closed, a closed magnetic circuit is formed as a magnetic circuit. If a closed magnetic circuit is used, the magnetic permeability will increase, but the frequency characteristics of tanσ will deteriorate, and therefore the frequency characteristics of the circuit junction will deteriorate, so it is used as a closed magnetic circuit.
The shape of this ferrite substrate 16 is E-
It is also possible to use only the section F which is cut from E' and does not include the through holes 17 and 18.
フエライト基板１６は、厚みが0.3〜1.2mm程度
のもので初透磁率は数十〜数百程度のものを使用
する。 The ferrite substrate 16 used has a thickness of about 0.3 to 1.2 mm and an initial magnetic permeability of about several tens to several hundreds.
仮りに、初透磁率が90程度のもので、形状が５
mm×５mm、厚みが0.5mmで、ヘリカルコイルの外
形を５mm×５mmに近設すれば、そのインダクタン
スは1.3〜1.6倍程度大きくできる効果がある。 Suppose that the initial permeability is about 90 and the shape is 5.
If the outer diameter of the helical coil is 5 mm x 5 mm and the helical coil is sized 5 mm x 5 mm and the thickness is 0.5 mm, the inductance can be increased by about 1.3 to 1.6 times.
さてここで使用する誘電体基板１１，２１は、
誘電率が数十〜数百程度で、基板の厚みは0.2〜
0.5mm程度である。 Now, the dielectric substrates 11 and 21 used here are
The dielectric constant is in the order of tens to hundreds, and the thickness of the substrate is 0.2 to several hundred.
It is about 0.5mm.
第６図は、本発明の効果を説明する図である。
第３図の誘電体基板１１の下に第５図のフエライ
ト基板１６を重ねると第６図のようになる。第６
図にてＭは、コイルパターン１２が作る磁束の流
れをある時点で示したものである。コイルパター
ン１２はヘリカル状のコイルであるので、もれ磁
束が多い。 FIG. 6 is a diagram illustrating the effects of the present invention.
When the ferrite substrate 16 of FIG. 5 is placed under the dielectric substrate 11 of FIG. 3, the result is as shown in FIG. 6. 6th
In the figure, M indicates the flow of magnetic flux created by the coil pattern 12 at a certain point in time. Since the coil pattern 12 is a helical coil, there is a large amount of leakage magnetic flux.
そこで、フエライト基板１６を、コイルパター
ン１２に近づけると、磁束が透磁率の高いフエラ
イト基板１６の方を通る。そして、第６図にて示
すように、フエライト基板１６の裏面（以下Ｌ面
という）へもれる磁束は少なくなり、フエライト
基板１６の端部１６−１，１６−２に集中する。 Therefore, when the ferrite substrate 16 is brought close to the coil pattern 12, the magnetic flux passes through the ferrite substrate 16, which has high magnetic permeability. Then, as shown in FIG. 6, the magnetic flux leaking to the back surface (hereinafter referred to as L surface) of the ferrite substrate 16 decreases and concentrates on the ends 16-1 and 16-2 of the ferrite substrate 16.
同様に、第４図の誘電体基板２１のＨ面側に第
５図のフエライト基板１６を重ねると、フエライ
ト基板１６のＬ面に相当する部分のもれ磁束は少
なく、磁束はフエライト基板１６の端部に集中す
る。 Similarly, when the ferrite substrate 16 shown in FIG. 5 is stacked on the H side of the dielectric substrate 21 shown in FIG. Concentrate on the edges.
そこで、フエライト基板１６が互いに背を向け
るように配置したのが第７図である。 Therefore, as shown in FIG. 7, the ferrite substrates 16 are arranged with their backs facing each other.
第７図の２７はフエライト基板１６ａと誘電体
基板１１のコイルとの磁気的結合を調整するため
のスペーサ、２９はフエライト基板１６ｂと誘電
体基板２１のコイルとの磁気的な結合を調整する
ためのスペーサである。２８は、誘電体基板１１
と２１との静電結合を防止するための銅シートで
あり静電シールドである。また、銅シート２８に
鎖交するもれ磁束を吸収する効果もある。この銅
シート２８はアース端子２に接続されている。ま
た必要に応じて回路は、スルーホール１５，２４
及びスルーホール１４，２５にて接続されてい
る。 In FIG. 7, 27 is a spacer for adjusting the magnetic coupling between the ferrite substrate 16a and the coil of the dielectric substrate 11, and 29 is a spacer for adjusting the magnetic coupling between the ferrite substrate 16b and the coil of the dielectric substrate 21. This is a spacer. 28 is the dielectric substrate 11
It is a copper sheet and an electrostatic shield to prevent electrostatic coupling between and 21. It also has the effect of absorbing leakage magnetic flux interlinking with the copper sheet 28. This copper sheet 28 is connected to the ground terminal 2. Also, if necessary, the circuit can be connected to through holes 15 and 24.
and are connected through through holes 14 and 25.
以上のような構造であるから、誘電体基板１１
と誘電体基板２１を近設しても、互いのコイルの
磁束は鎖交しないで独立していることになる。し
たがつて、フエライト基板１６ａ、銅シート２
８、フエライト基板１６ｂによつて磁気的シール
ドと静電的シールドの作用がある反面、誘電体基
板１１，２１上のコイル１２，２２は、フエライ
ト基板１６ａ，１６ｂによつてもれ磁束が集めら
れるのでインダクタンスが見かけ上大きくなる効
果がある。すなわち、小形化ができることにな
る。 Since the structure is as described above, the dielectric substrate 11
Even if the coils and the dielectric substrate 21 are placed close to each other, the magnetic fluxes of the coils do not interlink with each other and are independent. Therefore, the ferrite substrate 16a, the copper sheet 2
8. While the ferrite substrate 16b acts as a magnetic shield and an electrostatic shield, leakage magnetic flux is collected in the coils 12 and 22 on the dielectric substrates 11 and 21 by the ferrite substrates 16a and 16b. This has the effect of making the inductance appear larger. In other words, it can be made smaller.
第８図は、第７図の銅シート２８のかわりに、
フエライト基板１６ｂの背中３０に、銅もしくは
導伝率の高いものを蒸着もしくはメツキ、印刷等
の手段で被着しても良い。第９図は他の実施例
で、所望する特性に応じて、フエライト基板１６
ａ，１６ｂを一体にした構造である。この場合、
誘電体基板１１のコイルと誘電体基板２１のコイ
ルは差動的に巻くのが望ましい。 In FIG. 8, instead of the copper sheet 28 in FIG.
Copper or a material with high conductivity may be deposited on the back 30 of the ferrite substrate 16b by vapor deposition, plating, printing, or the like. FIG. 9 shows another embodiment in which the ferrite substrate 16 is
It has a structure in which a and 16b are integrated. in this case,
It is desirable that the coil on the dielectric substrate 11 and the coil on the dielectric substrate 21 be wound differentially.
以上、説明したような構造であるから、
誘電体基板１１のコイルパターン１２と誘電
体基板２１のコイルパターン２２を近設しても
磁気的シールドの作用があり、コイル１２，２
２相互間の干渉がない。 Since the structure is as explained above, even if the coil pattern 12 of the dielectric substrate 11 and the coil pattern 22 of the dielectric substrate 21 are placed close to each other, there is a magnetic shielding effect, and the coils 12, 2
There is no interference between the two.
コイルのもれ磁束がフエライト基板１６で集
められるために、コイルのインダクタンスが増
加する効果があり、小形化が図れる。 Since the leakage magnetic flux of the coil is collected by the ferrite substrate 16, there is an effect of increasing the inductance of the coil, and miniaturization can be achieved.
誘電体基板を分割するので、コイルパターン
１２，２２の相互間の浮遊容量が少なくなり、
高周波信号の通り抜けが少なくなる。そこで、
フエライト基板１６ａ，１６ｂ間に静電シール
ド用の銅シート２８を設けると静電結合がなく
なる。また、この銅シート２８に鎖交する磁束
をうず電流として吸収できる利点がある。 Since the dielectric substrate is divided, the stray capacitance between the coil patterns 12 and 22 is reduced.
The passage of high frequency signals is reduced. Therefore,
When a copper sheet 28 for electrostatic shielding is provided between the ferrite substrates 16a and 16b, electrostatic coupling is eliminated. Further, there is an advantage that the magnetic flux interlinking with this copper sheet 28 can be absorbed as an eddy current.
したがつて、本発明は、コイルを有する平面回
路であつても、積層に構成できるので実装密度が
高くでき、厚みも数mm以下の超小型のフイルタが
実現できる。 Therefore, in the present invention, even if it is a planar circuit having a coil, it can be configured in a laminated manner, so that the packaging density can be increased, and an ultra-small filter with a thickness of several mm or less can be realized.
また、スペーサ２７，２９は必要に応じてなく
てもよい。第７図中のフエライト基板１６ａ，１
６ｂおよび誘電体基板１１，２１は、所望特性に
応じて材質、厚み等をそれぞれに変えることがで
きる利点がある。 Further, the spacers 27 and 29 may be omitted if necessary. Ferrite substrate 16a, 1 in FIG.
6b and the dielectric substrates 11 and 21 have the advantage that the material, thickness, etc. can be changed depending on desired characteristics.
ここでの説明では、回路は２層であるが、３層
以上の多層であつてもよい。 In the description here, the circuit has two layers, but it may have three or more layers.
誘電体基板については、基板の厚みを薄くして
も、フエライト基板と重合するので、作業中の基
板の欠損がない。また誘電体基板は磁器基板であ
つてもマイカー板等であつてもよい。 As for the dielectric substrate, even if the thickness of the substrate is reduced, it will not be damaged during work because it will polymerize with the ferrite substrate. Further, the dielectric substrate may be a ceramic substrate, a microcar board, or the like.
発明の効果
以上説明したように本発明は、回路パターンが
形成された、第１及び第２の誘電体基板にて、２
枚のフエライト基板を挾んでなる複合LCフイル
タであるため、各基板間の磁気的結合や静電結合
を最小にでき、超小型のフイルタを提供すること
ができる。Effects of the Invention As explained above, the present invention provides two dielectric substrates on which a circuit pattern is formed.
Since it is a composite LC filter made by sandwiching two ferrite substrates, magnetic coupling and electrostatic coupling between each substrate can be minimized, and an ultra-small filter can be provided.
第１図は一般的なバンドパスフイルタの回路
図、第２図は従来の複合LCフイルタの具体例を
示す平面図、第３図は本発明の一実施例による複
合LCフイルタの部分的な構成を示す平面図、第
４図は同フイルタの他の部分の構成を示す平面
図、第５図は同フイルタに使用するフエライト基
板の一例を示す平面図、第６図は同フイルタにお
いてフエライト基板と誘電体基板との複合例を示
す側面図、第７図は同フイルタの組立て状態を示
す斜視図、第８図は本発明の他の実施例による複
合LCフイルタの一部を示す斜視図、第９図は本
発明のさらに他の実施例による複合LCフイルタ
の組立て状態を示す斜視図である。
１，３……入出力端子、２……アース端子、１
１，２１……誘電体基板、１３，１４，１５，１
７，１９，２２，２４，２５……スルーホール、
１６……フエライト基板、２７，２９……スペー
サ、２８……銅シート。
FIG. 1 is a circuit diagram of a general bandpass filter, FIG. 2 is a plan view showing a specific example of a conventional composite LC filter, and FIG. 3 is a partial configuration of a composite LC filter according to an embodiment of the present invention. 4 is a plan view showing the configuration of other parts of the filter, FIG. 5 is a plan view showing an example of a ferrite substrate used in the filter, and FIG. 6 is a plan view showing the structure of the ferrite substrate and 7 is a side view showing a composite example with a dielectric substrate, FIG. 7 is a perspective view showing an assembled state of the same filter, FIG. 8 is a perspective view showing a part of a composite LC filter according to another embodiment of the present invention, FIG. 9 is a perspective view showing an assembled state of a composite LC filter according to still another embodiment of the present invention. 1, 3...Input/output terminal, 2...Ground terminal, 1
1, 21...dielectric substrate, 13, 14, 15, 1
7, 19, 22, 24, 25...through hole,
16... Ferrite substrate, 27, 29... Spacer, 28... Copper sheet.
Claims (1)
スとからなるフイルタ回路を、夫々の回路が少な
くとも１つのインダクタンスとキヤパシタンスを
有する第１の回路と第２の回路に分割し、第１の
回路は第１の誘電体基板に回路パターンを被着形
成することによつて構成し、第２の回路は第２の
誘電体基板に回路パターンを被着形成することに
よつて構成し、前記第１及び第２の誘電体基板の
間に第１のフエライト基板と第２のフエライト基
板を重合して挿入し、前記第１の回路と前記第２
の回路とを電気的に接続したことを特徴とする複
合LCフイルタ。 ２ 第１の第１のフエライト基板と第２のフエラ
イト基板は一体に形成されてなることを特徴とす
る特許請求の範囲第１項に記載の複合LCフイル
タ。[Claims] 1. A filter circuit consisting of a plurality of inductances and a plurality of capacitances is divided into a first circuit and a second circuit, each circuit having at least one inductance and one capacitance, and the first circuit is constructed by depositing a circuit pattern on a first dielectric substrate, the second circuit is constructed by depositing a circuit pattern on a second dielectric substrate, and the second circuit is constructed by depositing a circuit pattern on a second dielectric substrate; A first ferrite substrate and a second ferrite substrate are superimposed and inserted between the first and second dielectric substrates, and the first circuit and the second
A composite LC filter characterized in that it is electrically connected to a circuit. 2. The composite LC filter according to claim 1, wherein the first ferrite substrate and the second ferrite substrate are integrally formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823783A JPS59223011A (en) | 1983-06-01 | 1983-06-01 | Composite lc filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9823783A JPS59223011A (en) | 1983-06-01 | 1983-06-01 | Composite lc filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59223011A JPS59223011A (en) | 1984-12-14 |
| JPH0137003B2 true JPH0137003B2 (en) | 1989-08-03 |
Family
ID=14214347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9823783A Granted JPS59223011A (en) | 1983-06-01 | 1983-06-01 | Composite lc filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223011A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2663270B2 (en) * | 1988-02-15 | 1997-10-15 | 株式会社村田製作所 | Resonator and manufacturing method thereof |
| JPH0210105U (en) * | 1988-07-04 | 1990-01-23 | ||
| JPWO2006085624A1 (en) * | 2005-02-10 | 2008-06-26 | 双信電機株式会社 | Electronic components |
| JP4401981B2 (en) | 2005-02-16 | 2010-01-20 | 双信電機株式会社 | filter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5978723U (en) * | 1982-11-19 | 1984-05-28 | ティーディーケイ株式会社 | LC filter |
-
1983
- 1983-06-01 JP JP9823783A patent/JPS59223011A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59223011A (en) | 1984-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382925A (en) | Hybrid coupler | |
| US5495213A (en) | LC noise filter | |
| JP3570361B2 (en) | Laminated LC composite parts | |
| JP4925185B2 (en) | Noise filter array | |
| US20020063613A1 (en) | Multilayer filter | |
| GB2380879A (en) | Laminated LC low-pass filter with trap circuit | |
| JP6984788B2 (en) | Circuit element | |
| EP0496395B1 (en) | An LC filter | |
| JPH04246901A (en) | High frequency filter | |
| JPH0137003B2 (en) | ||
| JP2003087074A (en) | Multilayer filter | |
| JPH03272213A (en) | High frequency branching filter | |
| JPS62139395A (en) | Multi-function circuit board | |
| JPH04284606A (en) | Filter element | |
| JPH066105A (en) | Band pass filter | |
| JPS6042917A (en) | Filter device | |
| JPH1065476A (en) | Lc low pass filter | |
| JP2000261271A (en) | Lamination type low pass filter | |
| JPS59200516A (en) | Filter | |
| JP3644619B2 (en) | Electronic components with high-frequency transmission lines | |
| JP3650433B2 (en) | Antenna switch | |
| JP2773590B2 (en) | Low-pass filter | |
| JP2002290186A (en) | Low-pass filter | |
| JPH08335803A (en) | Filter | |
| JPH11122007A (en) | Duplexer |