JPH01318261A - 基板バイアス電圧発生回路 - Google Patents
基板バイアス電圧発生回路Info
- Publication number
- JPH01318261A JPH01318261A JP63150566A JP15056688A JPH01318261A JP H01318261 A JPH01318261 A JP H01318261A JP 63150566 A JP63150566 A JP 63150566A JP 15056688 A JP15056688 A JP 15056688A JP H01318261 A JPH01318261 A JP H01318261A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- substrate bias
- level detection
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 51
- 230000010355 oscillation Effects 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 26
- 230000000295 complement effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り産業上の利用分野
本発明はＤＲＡＭ等に使用される基板バイアス電圧発生
回路に関する。
回路に関する。
（ロ）従来の技術
ＤＲＡＭでは基板バイアス電圧発生回路を用いて基板電
圧ｖ１１．を負に保持している。斯る基板バイアス電圧
発生回路のブロック図を第２図に示す。この基板バイア
ス電圧発生回路はレベル検知回路（１）、主リング発振
回路（２）、副リング発振回路（３）、基板バイアス回
路（４）（５）より構成されている。レベル検知回路（
１）は基板電圧Ｖ□を検知し、主リング発振回路（２）
の動作を制御するものであり、基板電圧Ｖ１ｍが負の一
定電圧以下になると作動を停止する。主リング発振回路
（２）および副リング発振回路（３）はインバータを奇
数段縦列接続したものであり、主リング発振回路（２）
は大きい基板電圧Ｖ□を発生する発振器であり、副リン
グ発振回路（３）は小さい基板電圧Ｖ。を発生する発振
器であって、常時動作しており基板電圧Ｖｌの維持を目
的とする。基板バイアス回路（４）（５）はともにチャ
ージポンプ回路を有し、主リング発振回路（２）および
副リング発振回路（３）からの出力により基板電圧Ｖ。
圧ｖ１１．を負に保持している。斯る基板バイアス電圧
発生回路のブロック図を第２図に示す。この基板バイア
ス電圧発生回路はレベル検知回路（１）、主リング発振
回路（２）、副リング発振回路（３）、基板バイアス回
路（４）（５）より構成されている。レベル検知回路（
１）は基板電圧Ｖ□を検知し、主リング発振回路（２）
の動作を制御するものであり、基板電圧Ｖ１ｍが負の一
定電圧以下になると作動を停止する。主リング発振回路
（２）および副リング発振回路（３）はインバータを奇
数段縦列接続したものであり、主リング発振回路（２）
は大きい基板電圧Ｖ□を発生する発振器であり、副リン
グ発振回路（３）は小さい基板電圧Ｖ。を発生する発振
器であって、常時動作しており基板電圧Ｖｌの維持を目
的とする。基板バイアス回路（４）（５）はともにチャ
ージポンプ回路を有し、主リング発振回路（２）および
副リング発振回路（３）からの出力により基板電圧Ｖ。
を発生する。なお、主リング発振回路（２）および副リ
ング発振回路（３）にはＩＮＨ入力が印加されると、と
もに動作を停止する。
ング発振回路（３）にはＩＮＨ入力が印加されると、と
もに動作を停止する。
更に各回路のスタンバイ電流は第２図に記載した通りで
ある。
ある。
次に第３図を参照して従来の基板バイアス電圧発生回路
の回路図を示す。レベル検知回路（１）はＮチャンネル
ＭＯＳトランジスタＬ 、 Ｔｍ 、 ＴｓとＰチャン
ネルＭＯＳトランジスタＴ、を縦列接続し、ＭＯＳトラ
ンジスタＴ４のドレインに電源電圧ｖＤｔｌ（５ｖ）を
印加し、ＭＯＳトランジスタＴ１のドレインニ基板電圧
Ｖｌ！＋（−３Ｖ）を印加し、ＭＯＳトランジスタＴ、
、 １．のゲートとソースを夫々接続し、ＭＯＳトラ
ンジスタＴｓ、Ｔ−のゲートは接地し、ＭＯＳトランジ
スタＴ、 、 ！、のソースから出力を得ている。主リ
ング発振回路（２）は３つのインバータをリング状に接
続し、副リング発振回路り３）も３つのインバータをリ
ング状に接続して形成される。基板バイアス回路（４）
（５）は２段のインバータとキャパシタとダイオードよ
り成るチ〜−ジボンブ回路である。
の回路図を示す。レベル検知回路（１）はＮチャンネル
ＭＯＳトランジスタＬ 、 Ｔｍ 、 ＴｓとＰチャン
ネルＭＯＳトランジスタＴ、を縦列接続し、ＭＯＳトラ
ンジスタＴ４のドレインに電源電圧ｖＤｔｌ（５ｖ）を
印加し、ＭＯＳトランジスタＴ１のドレインニ基板電圧
Ｖｌ！＋（−３Ｖ）を印加し、ＭＯＳトランジスタＴ、
、 １．のゲートとソースを夫々接続し、ＭＯＳトラ
ンジスタＴｓ、Ｔ−のゲートは接地し、ＭＯＳトランジ
スタＴ、 、 ！、のソースから出力を得ている。主リ
ング発振回路（２）は３つのインバータをリング状に接
続し、副リング発振回路り３）も３つのインバータをリ
ング状に接続して形成される。基板バイアス回路（４）
（５）は２段のインバータとキャパシタとダイオードよ
り成るチ〜−ジボンブ回路である。
この基板バイアス電圧発生回路の動作は以下の通りであ
る。基板電圧ｖ０がＯのとき、レベル検知回路（１）の
出力はＭＯＳトランジスタＴｔ 、 Ｉｔ 、 Ｔｓが
０ＦＦＬ、、ＭＯＳトランジスタＴ４がＯＮしているの
でハイレベルとなりゲート（６）を開き、主リング発振
回路（２）の出力は基板バイアス回路（４）に印加され
る。この結果、主リング発振回路（２）の出力がハイレ
ベルのとき、基板バイアス回路（４）のキャパシタには
一方を接地したダイオードを介して充電きれ、主リング
発振回路（２）の出力がローレベルのとき、ＶＩ１１端
子に接続されたダイオードを介して負の基板電圧を出力
する。副リング発振回路（３）および基板バイアス回路
（５）も同様な動作を常時行っている。基板電圧Ｖｌｌ
ｌｌが一３ｖになると、レベル検知回路（１）のＭＯＳ
トランジスタＬ 、 Ｌ 、Ｔｍ 、Ｔ４はすべてＯＮ
して、その出力はローレベルとなる。この結果、ゲート
（６）は閉じて主リング発振回路（２）の出力は遮断さ
れて基板電圧Ｖ１１．の発生は副リング発振回路（３）
のみとなり、基板を圧Ｖｌｌｌ１０＞維持を行う。
る。基板電圧ｖ０がＯのとき、レベル検知回路（１）の
出力はＭＯＳトランジスタＴｔ 、 Ｉｔ 、 Ｔｓが
０ＦＦＬ、、ＭＯＳトランジスタＴ４がＯＮしているの
でハイレベルとなりゲート（６）を開き、主リング発振
回路（２）の出力は基板バイアス回路（４）に印加され
る。この結果、主リング発振回路（２）の出力がハイレ
ベルのとき、基板バイアス回路（４）のキャパシタには
一方を接地したダイオードを介して充電きれ、主リング
発振回路（２）の出力がローレベルのとき、ＶＩ１１端
子に接続されたダイオードを介して負の基板電圧を出力
する。副リング発振回路（３）および基板バイアス回路
（５）も同様な動作を常時行っている。基板電圧Ｖｌｌ
ｌｌが一３ｖになると、レベル検知回路（１）のＭＯＳ
トランジスタＬ 、 Ｌ 、Ｔｍ 、Ｔ４はすべてＯＮ
して、その出力はローレベルとなる。この結果、ゲート
（６）は閉じて主リング発振回路（２）の出力は遮断さ
れて基板電圧Ｖ１１．の発生は副リング発振回路（３）
のみとなり、基板を圧Ｖｌｌｌ１０＞維持を行う。
なお斯る基板バイアス電圧発生回路の先行技術としては
特開昭５９−１２６６６０号公報（ＨｏｌＬ ２７１０
４）等がある。
特開昭５９−１２６６６０号公報（ＨｏｌＬ ２７１０
４）等がある。
（ハ）発明が解決しようとする課題
しかしながら斯上した従来の基板バイアス電圧発生回路
では、基板電圧ｖ、ｌＢが十分に充電された状態になる
と、主リング発振回路（２〉および基板バイアス回路（
４）は停止し、スタンバイ状態ではレベル検知回路（１
）の電流！、＝５μＡ、副リング発振回路（３）の電流
Ｉｓ”２０μＡ、基板バイアス回路（５）の電流ｌ１＝
２０μＡの計４５μＡの電流が流れる。従ってスタンバ
イ状態での消費電流がまだ大きい問題点を有していた。
では、基板電圧ｖ、ｌＢが十分に充電された状態になる
と、主リング発振回路（２〉および基板バイアス回路（
４）は停止し、スタンバイ状態ではレベル検知回路（１
）の電流！、＝５μＡ、副リング発振回路（３）の電流
Ｉｓ”２０μＡ、基板バイアス回路（５）の電流ｌ１＝
２０μＡの計４５μＡの電流が流れる。従ってスタンバ
イ状態での消費電流がまだ大きい問題点を有していた。
（ニ）課題を解決するための手段
本発明は斯る問題点に鑑みてなされ、レベル検知回路の
スタンバイ電流を無くするシュミット回路を設けること
により、従来の問題点を大幅に改善した基板バイアス電
圧発生回路を提供するものである。
スタンバイ電流を無くするシュミット回路を設けること
により、従来の問題点を大幅に改善した基板バイアス電
圧発生回路を提供するものである。
（ホ〉作用
本発明に依れば、レベル検知回路の出力端にシュミット
回路を設けることにより、レベル検知回路の出力がロー
レベルになるとシュミット回路の出力がハイレベルに反
転し、レベル検知回路のＰチャンネルＭＯ８トランジス
タをカットオフしてスタンバイ電流を無くする点に特徴
がある。
回路を設けることにより、レベル検知回路の出力がロー
レベルになるとシュミット回路の出力がハイレベルに反
転し、レベル検知回路のＰチャンネルＭＯ８トランジス
タをカットオフしてスタンバイ電流を無くする点に特徴
がある。
（へ）実施例
本発明の一実施例を第１図を参照して説明する。本発明
の特徴はレベル検知回路にあり、後に設ける主リング発
振回路（２）、副リング発振回路〈３）、基板バイアス
回路（４）（５）は第３図のものと同一であるのでここ
では説明を省略する。
の特徴はレベル検知回路にあり、後に設ける主リング発
振回路（２）、副リング発振回路〈３）、基板バイアス
回路（４）（５）は第３図のものと同一であるのでここ
では説明を省略する。
本発明に依るレベル検知回路（１１）はＮチャンネルＭ
ＯＳトランジスタＬ Ｉ ｒ Ｔｌ ＊とＰチャンネル
ＭＯＳトランジスタＬｓを縦列接続し、ＭＯＳトランジ
スタｒｌＳのドレインに電源電圧ＶＤＤ（５Ｖ）を印加
し、ＭＯＳトランジスタＴ１１のドレインに基板電圧Ｖ
ｉｍ（：３ｖ）を印加し、ＭＯＳトランジスタＴ＋＋、
Ｌｆｆｉのゲートとソースを夫々接続し、ＭｏＳトラン
ジスタＬ ２ ＋ ’ｒ、 ＊のソースから出力を得、
更にこの出力に本発明の特徴とするシュミット回路（１
２）を接続し、シュミット回路（１２）の出力をＭＯＳ
トランジスタＴｌｌのゲートと前述した主リング発振回
路（２）の後段のゲート（６）に印加している。
ＯＳトランジスタＬ Ｉ ｒ Ｔｌ ＊とＰチャンネル
ＭＯＳトランジスタＬｓを縦列接続し、ＭＯＳトランジ
スタｒｌＳのドレインに電源電圧ＶＤＤ（５Ｖ）を印加
し、ＭＯＳトランジスタＴ１１のドレインに基板電圧Ｖ
ｉｍ（：３ｖ）を印加し、ＭＯＳトランジスタＴ＋＋、
Ｌｆｆｉのゲートとソースを夫々接続し、ＭｏＳトラン
ジスタＬ ２ ＋ ’ｒ、 ＊のソースから出力を得、
更にこの出力に本発明の特徴とするシュミット回路（１
２）を接続し、シュミット回路（１２）の出力をＭＯＳ
トランジスタＴｌｌのゲートと前述した主リング発振回
路（２）の後段のゲート（６）に印加している。
斯るレベル検知回路（１１）は以下の様に動作する。基
板電圧ｖｌｌＢが十分に充電されていない場合、例えば
Ｖｌｓ＝ＯＶのとき、ＭＯＳトランジスタＴ＋＋ 、Ｔ
ＢはＯＦＦし、ＭＯＳトランジスタＩＩＡはＯＮｕてい
る。従ってレベル検知回路（１１）の出力はハイレベル
となり、シュミット回路（１２）の出力はローレベルと
なりＭＯＳトランジスタＴｌｌのＯＮを維持する。シュ
ミット回路（１２〉の出力はインバータ（１３）を介し
て反転して主リング発振回路（２）の後段のゲート（６
）に印加され、ゲート（６）を開いて基板電圧Ｖ□を発
生し、基板の充電を行う。基板電圧Ｖｌｌｌが十分に充
電され、例えばＶ□＝−３ｖに達すると、レベル検知回
路（１１）のＭＯＳトランジスタＴｚ 、 Ｔ１１はＯ
ＮＩ、、レベル検知回路（１１）（７）出力をＶｌｌｍ
２ ＶＩＮ＝ １ 、４ ｖニ引っ張る。なおり
１．ｌはＭＯＳトランジスタＴ１１．ＴＩ□の３レッシ
ョルド電位である。すると、このレベル検知回路（１１
）の出力によりシュミット回路（１２）の出力はハイレ
ベルに反転し、Ｍｏ８トランジスタＴ１、のゲートをハ
イレベルにバイアスしてＯＦＦする。更にインバータ（
１３）を介して主リング発振回路（２）の後のゲート（
６）を閉じて、主リング発振回路（２〉および基板バイ
アス回路（４〉の動作を停止する。なお前述した如く、
副リング発振回路＜３）および基板バイアス回路（５）
は常時動作しており、基板電圧Ｖ。を維持している。
板電圧ｖｌｌＢが十分に充電されていない場合、例えば
Ｖｌｓ＝ＯＶのとき、ＭＯＳトランジスタＴ＋＋ 、Ｔ
ＢはＯＦＦし、ＭＯＳトランジスタＩＩＡはＯＮｕてい
る。従ってレベル検知回路（１１）の出力はハイレベル
となり、シュミット回路（１２）の出力はローレベルと
なりＭＯＳトランジスタＴｌｌのＯＮを維持する。シュ
ミット回路（１２〉の出力はインバータ（１３）を介し
て反転して主リング発振回路（２）の後段のゲート（６
）に印加され、ゲート（６）を開いて基板電圧Ｖ□を発
生し、基板の充電を行う。基板電圧Ｖｌｌｌが十分に充
電され、例えばＶ□＝−３ｖに達すると、レベル検知回
路（１１）のＭＯＳトランジスタＴｚ 、 Ｔ１１はＯ
ＮＩ、、レベル検知回路（１１）（７）出力をＶｌｌｍ
２ ＶＩＮ＝ １ 、４ ｖニ引っ張る。なおり
１．ｌはＭＯＳトランジスタＴ１１．ＴＩ□の３レッシ
ョルド電位である。すると、このレベル検知回路（１１
）の出力によりシュミット回路（１２）の出力はハイレ
ベルに反転し、Ｍｏ８トランジスタＴ１、のゲートをハ
イレベルにバイアスしてＯＦＦする。更にインバータ（
１３）を介して主リング発振回路（２）の後のゲート（
６）を閉じて、主リング発振回路（２〉および基板バイ
アス回路（４〉の動作を停止する。なお前述した如く、
副リング発振回路＜３）および基板バイアス回路（５）
は常時動作しており、基板電圧Ｖ。を維持している。
（ト〉発明の効果
本発明に依れば、レベル検知回路（１１）の出力にヒス
テリシス特性を有するシュミット回路（１２）を接続す
ることにより、基板電圧ｖ１１１が十分に充寛きれた時
シュミット回路（１２）の出力によりレベル検知回路（
１１）のＭＯＳトランジスタＴｌｌをＯＦＦして、レベ
ル検知回路（１１）のスタンバイ電流をカットし、従来
より５μＡだけスタンバイ電流を低減できる利点を有す
る。
テリシス特性を有するシュミット回路（１２）を接続す
ることにより、基板電圧ｖ１１１が十分に充寛きれた時
シュミット回路（１２）の出力によりレベル検知回路（
１１）のＭＯＳトランジスタＴｌｌをＯＦＦして、レベ
ル検知回路（１１）のスタンバイ電流をカットし、従来
より５μＡだけスタンバイ電流を低減できる利点を有す
る。
第１図は本発明に依る基板バイアス電圧発生回路を説明
する回路図、第２図は一般的な基板バイアス電圧発生回
路を説明するブロック図、第３図は従来のレベル検知回
路を用いた基板バイアス電圧発生回路を説明する回路図
である。 （１）はレベル検知回路、 （２）は主リング発振回路
、 （３）は副リング発振回路、 （４）（５）は基板
バイアス回路、（６）はゲート、（１１）はレベル検知
回路、 （１２）はシュミット回路、 （１３）はイ
ンバータである。
する回路図、第２図は一般的な基板バイアス電圧発生回
路を説明するブロック図、第３図は従来のレベル検知回
路を用いた基板バイアス電圧発生回路を説明する回路図
である。 （１）はレベル検知回路、 （２）は主リング発振回路
、 （３）は副リング発振回路、 （４）（５）は基板
バイアス回路、（６）はゲート、（１１）はレベル検知
回路、 （１２）はシュミット回路、 （１３）はイ
ンバータである。
Claims (2)
- （１）ＭＯＳトランジスタを縦続接続し両端に電源電圧
と基板電圧を印加するレベル検知回路と前記レベル検知
回路の出力に従って発振を制御されるリング発振回路と
前記リング発振回路の出力により基板バイアス電圧を発
生する基板バイアス回路とを具備する基板バイアス電圧
発生回路において、前記レベル検知回路の出力を印加す
るシュミット回路によりＭＯＳトランジスタをオフしス
タンバイ電流を低減することを特徴とする基板バイアス
電圧発生回路。 - （２）前記レベル検知回路のＭＯＳトランジスタを相補
型ＭＯＳトランジスタで形成することを特徴とする請求
項１記載の基板バイアス電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150566A JP2552534B2 (ja) | 1988-06-17 | 1988-06-17 | 基板バイアス電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150566A JP2552534B2 (ja) | 1988-06-17 | 1988-06-17 | 基板バイアス電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01318261A true JPH01318261A (ja) | 1989-12-22 |
| JP2552534B2 JP2552534B2 (ja) | 1996-11-13 |
Family
ID=15499685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150566A Expired - Lifetime JP2552534B2 (ja) | 1988-06-17 | 1988-06-17 | 基板バイアス電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2552534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034445A1 (fr) * | 1997-12-26 | 1999-07-08 | Hitachi, Ltd. | Circuit integre semi-conducteur |
| CN111412963A (zh) * | 2020-02-25 | 2020-07-14 | 广州奥格智能科技有限公司 | 一种三线串联式电子水尺电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294929A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS62190746A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 基板バイアス発生回路 |
-
1988
- 1988-06-17 JP JP63150566A patent/JP2552534B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294929A (ja) * | 1985-06-21 | 1986-12-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS62190746A (ja) * | 1986-02-17 | 1987-08-20 | Sanyo Electric Co Ltd | 基板バイアス発生回路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321252B2 (en) | 1997-11-21 | 2008-01-22 | Renesas Technology Corporation | Semiconductor integrated circuit |
| WO1999034445A1 (fr) * | 1997-12-26 | 1999-07-08 | Hitachi, Ltd. | Circuit integre semi-conducteur |
| US6337593B1 (en) | 1997-12-26 | 2002-01-08 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6483374B1 (en) | 1997-12-26 | 2002-11-19 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6600360B2 (en) | 1997-12-26 | 2003-07-29 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6707334B2 (en) | 1997-12-26 | 2004-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6987415B2 (en) | 1997-12-26 | 2006-01-17 | Renesas Technology Corporation | Semiconductor integrated circuit |
| US7046075B2 (en) | 1997-12-26 | 2006-05-16 | Renesas Technology Corporation | Semiconductor integrated circuit |
| US7598796B2 (en) | 1997-12-26 | 2009-10-06 | Renesas Technology Corporation | Semiconductor integrated circuit including charging pump |
| CN111412963A (zh) * | 2020-02-25 | 2020-07-14 | 广州奥格智能科技有限公司 | 一种三线串联式电子水尺电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2552534B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299884B1 (ko) | 낮은항복전압을갖는출력버퍼회로 | |
| US5196996A (en) | High voltage generating circuit for semiconductor devices having a charge pump for eliminating diode threshold voltage losses | |
| JP3088821B2 (ja) | パワーオンリセット回路 | |
| US6046617A (en) | CMOS level detection circuit with hysteresis having disable/enable function and method | |
| US6794905B2 (en) | CMOS inverter | |
| US5627739A (en) | Regulated charge pump with low noise on the well of the substrate | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| JPH01318261A (ja) | 基板バイアス電圧発生回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH03206709A (ja) | パワーオン・リセット回路 | |
| JPH04357710A (ja) | 論理回路 | |
| JP2601978B2 (ja) | Ｔｔｌ入力信号レベルを変換するためのｃｍｏｓレシーバ回路 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JPH01159897A (ja) | センスアンプ | |
| JPS61196614A (ja) | チヨツパ型比較器 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JPH0234022A (ja) | パルス出力回路 | |
| KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
| RU2057391C1 (ru) | Кварцевый генератор | |
| JPH0225108A (ja) | 半導体集積回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JPS5916416A (ja) | 電圧レベルアジヤスタ | |
| JPS5910616B2 (ja) | 半導体論理回路 | |
| JPH0628847A (ja) | 半導体装置 |