[go: up one dir, main page]

JPH01315127A - ガリウムヒ素層の形成方法 - Google Patents

ガリウムヒ素層の形成方法

Info

Publication number
JPH01315127A
JPH01315127A JP1062309A JP6230989A JPH01315127A JP H01315127 A JPH01315127 A JP H01315127A JP 1062309 A JP1062309 A JP 1062309A JP 6230989 A JP6230989 A JP 6230989A JP H01315127 A JPH01315127 A JP H01315127A
Authority
JP
Japan
Prior art keywords
layer
gallium arsenide
single crystal
silicon
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1062309A
Other languages
English (en)
Inventor
Kazuto Ogasawara
和人 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPH01315127A publication Critical patent/JPH01315127A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/149—Silicon on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン基板上にガリウムヒ素単結晶層を形成する方法
の改良に関し、 単なる経時的加熱・冷却工程のみをもって、「反り」の
発生をともなうことなく、シリコン基板上に良質のガリ
ウムヒ素単結晶層を形成することが可能なガリウムヒ素
層の形成方法を提供することを目的とし、 シリコン単結晶基板（１）上に単結晶化されたときに１
〜３原子層となる厚さの第１のガリウムヒ素アモルファ
ス層をアモルファス状態となる温度で形成し、前記のシ
リコン単結晶基板（１）の温度を上昇して前記の第１の
ガリウムヒ素アモルファス層を単結晶に転換して第１の
単結晶ガリウムヒ素層（２）を形成し、この第１の単結
晶ガリウムヒ素層（２）上に１〜６原子層となる厚さの
シリコン層（３）を形成し、前記のシリコン単結晶基板
（１）の温度を降下して前記のシリコン層（３）上に前
記の第１のガリウムヒ素アモルファス層とほぼ同じ厚さ
の第２のガリウムヒ素アモルファス層をアモルファス状
態となる温度で形成し、前記のシリコン単結晶基板（１
）の温度を上昇して前記の第２のガリウムヒ素アモルフ
ァス層を単結晶に転換して第２の単結晶ガリウムヒ素Ｎ
（４）を形成し、その上に第３のガリウムヒ素単結晶層
（５・６）を形成する工程を有するガリウムヒ素層の形
成方法である。
〔産業上の利用分野〕
本発明はシリコン基板上にガリウムヒ素単結晶層を形成
する方法の改良に関する。
〔従来の技術〕
ガリウムヒ素はキャリアモビリティが高いので、半導体
装置等を製造する材料として穫めて有用であるが、ガリ
ウムヒ素単結晶層は、従来、ガリウムヒ素基板上に形成
していた。
〔発明が解決しようとする課題〕
しかし、大口径のガリウムヒ素基板を製造することは困
難であり、スルーブツト低下の原因となっていたので、
大口径の基板の製造が容易であるシリコン基板上にガリ
ウムヒ素層を製造する技術の開発が望まれていた。
しかし、シリコンとガリウムヒ素との間には、大きな格
子不整合や熱膨張係数の差が存在するので、シリコン基
板上にガリウムヒ素層を形成しようとすると、その界面
に逆位相界面が発生することを免れない、この逆位相界
面は、オフセット角基板を使用すれば解消しうるが、シ
リコンとガリウムヒ素との熱膨張係数が異なるために、
いわゆる「反り」が発生すると云う欠点は、現在未解決
である。
この［反りＪの問題を解消する手法として、シリコン基
板上に、先づシリコンの格子定数と同一の格子定数を有
するガリウムリン層を形成し、次に、ガリウムとリンを
堆積しながら、これにヒ素を添加してガリウムヒ素リン
の混晶を形成しながら、同時に、供給するリンの量を減
少する。要すれば、リンの混晶比を減少すると−もにヒ
素の混晶比を増加し、最後にリンの含有量を０（零）と
してガリウムヒ素層を形成する手法が開発された。
しかし、この手法は分子線気相成長法を使用しては実施
が困難であり、どうしても、高温の有機金属気相成長法
を使用することを必要とすると云う欠点がある。
そこで、「反り」の発生をともなうことなく、シリコン
基板上に良質のガリウムヒ素単結晶層を形成する技術の
開発が望まれていた。
本発明の目的は、この要望に応えることにあり、上記せ
る如き特殊な介在層等を使用する必要がなく、単なる経
時的加熱・冷却工程のみをもって、「反り」の発生をと
もなうことなく、シリコン基板上に良質のガリウムヒ素
単結晶層を形成することが可能なガリウムヒ素層の形成
方法を提供することにある。
〔課題を解決するための手段〕
上記の目的は、シリコン単結晶基板（１）上に単結晶化
されたときに１〜３原子層となる厚さの第１のガリウム
ヒ素アモルファス層をアモルファス状態となる温度で形
成し、前記のシリコン単結晶基板（１）の温度を上昇し
て前記の第１のガリウムヒ素アモルファス層を単結晶に
転換して第１の単結晶ガリウムヒ素層（２）を形成し、
この第１の単結晶ガリウムヒ素層（２）上に１〜６原子
層となる厚さのシリコン層（３）を形成し、前記のシリ
コン単結晶基板（１）の温度を降下して前記のシリコン
層（３）上に前記の第１のガリウムヒ素アモルファス層
とほぼ同じ厚さの第２のガリウムヒ素アモルファス層を
アモルファス状態となる温度で形成し、前記のシリコン
単結晶基板（１）の温度を上昇して前記の第２のガリウ
ムヒ素アモルファス層を単結晶に転換して第２の単結晶
ガリウムヒ素層（４）を形成し、その上に第３のガリウ
ムヒ素単結晶層（５・６）を形成する工程を有するガリ
ウムヒ素層の形成方法によって達成される。
半導体層上に熱膨張係数が異なる半導体層をエピタキシ
ャル成長する場合、「反り」の発生を防止するには低温
における成長が望ましいことは周知であり、一方、形成
される半導体層の膜質を向上するには高温における成長
が望ましいことも周知である。
そこで、上記の構成において、ガリウムヒ素層（６）の
成長温度の最適値（反りが許容値の範囲にある成長温度
）を求めるため、実験を繰り返した。
具体的には、直径が２インチであり、厚さが３００ｎで
あるシリコン単結晶基板（Ｌ）上に、上記の工程にした
がって、ガリウムヒ素の単原子層の積層体（５）までを
成長した後、基板温度を１００〜８００℃程度の範囲に
変化させて、ガリウムヒ素層（６）を成長し、その結果
発生する「反り」量を測定し、第２１！ｌに黒点をもっ
て示す結果を得た。すなわち、温度範囲４５０〜５８０
℃においては、上方に凸の場合も下方に凸の場合も、「
反り」の発生範囲がＬＯｎ以内となり、十分実用に耐え
ることが確認された。
「反り」の値は、通常の測定方法の他に、格子定数を測
定して、これから換算することも可能である故、確認の
ため、この方法（格子定数を測定して、これから換算す
る方法）を使用して、「反り」を算出し、第２図に×印
をもって加入した。
図より明らかなように、お−むね同一の傾向のあること
が確認された。
以上の実験的根拠にもとづき、ガリウムヒ素層（６）の
成長温度範囲を４５０〜５８０℃と決定して、本発明を
完成した。
なお、第１のガリウムヒ素単結晶Ｎ（２）・シリコン単
結晶層（３）・第２のガリウムヒ素単結晶層（４）の積
層体は、上記のように１積層体でなく、２〜３積層体と
してもよい。
また、シリコン単結晶基板（１）の面は（１００＞面が
最適ではあるが、他の面でも、大きな支障はない。
〔作用〕
本発明は、実験の結果にもとづくものであり、その作用
は必ずしも明らかではないが、その作用は以下のように
推定される。
（イ）シリコン基板ｌを約１，０００”Ｃに加熱する工
程において、もし、シリコン基板ｌの表面に段差がある
ときは、その段差はシリコンの二原子層に相当する高さ
に統一される。
（ロ）次の６０〜９０℃におけるガリウムヒ素層２の堆
積工程とシリコン層３の積層工程とにおいては、ガリウ
ムヒ素分子の大きさがシリコン原子の大きさの約２倍で
あり、段差分の２倍であるから、段差を埋める効果があ
る。しかも、成長温度が極めて低く、また、ガリウムヒ
素層２とシリコン層３とが交互に積層されることになる
ので、「反り」に対しては極めて大きな抵抗力となる。
（ハ）第３工程のガリウムヒ素層を単原子層づ一間欠的
に積層してガリウムヒ素の単原子層の積層体５を形成す
る工程においては、成長温度が極めて低いので、「反り
」は殆ど発生しない。
（ニ）以上の効果が相剰的に作用して、大口径のシリコ
ン基板ｌ上に、「反り」の発生をともなうことなく、良
質のガリウムヒ素層６を形成することができる。
さらに補足すれば、本発明の作用は、要するに、１〜３
原子層の第１のガリウムヒ素単結晶層２と１〜６原子層
のシリコン層３と１〜３原子層の第２のガリウムヒ素単
結晶層４との積層体がシリコンとガリウムヒ素との間の
格子定数の相違に起因するストレスを吸収して、「反り
」の発生を防止することにあるものと考えられる。
〔実施例〕
以下、図面を参照して、本発明の一実施例に係るガリウ
ムヒ素層の形成方法について説明する。
第１ａ図、第１ｂ図参照 第１ａ図は、本実施例に係る工程のヒートサイクルを示
すタイムチャートであり、第１ｂ図は、本実施例に係る
工程をもって製造されたガリウムヒ素層の層構成図であ
る。
厚さが３００ｎであり、直径が２インチであり、（１０
０）面から±１＠ずれた面を表面としたシリコン単結晶
基板１を使用する。このシリコン単結晶基板１のオフセ
ット角は、３°に対して０．２゜である、しかし、通常
の基板のオフセット角は満足すべき値であるから、０．
２°以内であろう、この程度のオフセット角を存する基
板は、２原子層に相当する高さの段差をその表面に有す
ることが一般である。シリコン基板の表面に段差が存在
するときは、その高さはシリコンの２原子層に相当する
筈である。ガリウムヒ素の単原子層の高さがシリコンの
２原子層の厚さに相当するからである。
これらの段差は、ガリウムヒ素の単原子層をもって埋め
られることができ、シリコン基板上にガリウムヒ素の単
原子層が形成され−ば、それ以降においては、シリコン
層が露出することはない、しかし、もし、上記の段差が
シリコンの単原子層の厚さに相当するならば、その上に
形成されるガリウムヒ素の単原子層はガリウムとヒ素と
を含む層を有することになり、それ以降に形成されるガ
リウムヒ素層に逆位相界面が発現する原因となる。
そこで、上記のシリコン基板１は熱処理される。
例えばｌ　Ｏ−”　Ｔｏｒｒの高真空の分子線エピタキ
シャル成長装置内において、１．０００℃の温度におい
て約２０分間表面浄化をなされる（ａ）。
次に、ヒ素セルのシャッタを開放しておくか、または、
ヒ素原子線を基板ｌ上に照射しておくかしておきながら
、約２０分以上の時間をかけて基板１の温度を６０〜９
０℃まで低下する（ｂ）。
さらに、ガリウムヒ素の単原子層を形成するに適する時
間（約１秒間）、ガリウムセルシャッタを開放するか、
または、ガリウム原子線を上記の基板１に照射するかし
て、上記の基板１上に第１のガリウムヒ素アモルファス
単原子層を形成する（Ｃ）。
この工程中、照射されるガリウム原子線量をモニタする
ために、反射高エネルギー電子回折（ＲＨＥＥＤ）強度
振動が使用される。このガリウムヒ素単原子層の形成工
程は、６０〜９０℃の温度においてなされねばならない
、もし、形成時の温度が９０℃を超えていると、マイグ
レーションのため、ガリウムヒ素は島状に形成されるか
らである。
換言すれば、６０〜９０℃においてガリウムヒ素層を形
成すると、ガリウムヒ素層が島状に形成されることがな
く、シリコン層１の全面上に均一にアモルファス状のガ
リウムヒ素層が形成されるからである。このアモルファ
ス状のガリウムヒ素層の厚みは、後の高温工程において
単結晶化されて、単結晶の単原子層になる程度の厚みで
ある。
なお、ガリウム原子線が同時に照射されないときは、ヒ
素原子線が連続的に照射されても、ヒ素層は堆積しない
。
ヒ素原子線を照射しながら、約２０分かけて、基板の温
度を、ガリウムヒ素の固相成長温度（２００〜４００℃
）に上昇する。すなわち、基板温度を２００〜４００℃
に上昇して、単結晶シリコン層１上にアモルファス状に
存在していたガリウムヒ素単原子層を、シリコン単結晶
を種結晶として、ガリウムヒ素単結晶Ｎ２に転換する。
なお、この工程中、ヒ素原子線を照射しつ一′ける理由
は、高温度における固相成長中にガリウムヒ素層からヒ
素がアウトデイフユーズすることを防止するためである
（ｄ）。
こ＼で、ヒ素原子線の照射を中止し、高温状態のま−で
、シリコン原子線を約１０〜３０秒照射し、単結晶シリ
コンの２原子層３を、第１のガリウムヒ素単結晶層２上
に形成する。上記の約１０〜３０秒は、シリコンを２原
子層形成するに適当な照射時間である。シリコン原子線
量をモニタするために、ＲＨＥＥＤ強度振動が使用され
る（ｅ）ことは上記と同様である。
ヒ素原子線を照射しながら、約２０分かけて、基板の温
度を６０〜９０℃まで低下する（ｆ）。
ヒ素原子線の照射は継続しながら、ガリウムヒ素の単原
子層が形成されるに適する時間（約１秒間）、ガリウム
原子線を照射する。この期間にも、ガリウム原子線の照
射量をモニタするために、ＲＨＥＥＤ強度振動が使用さ
れる。このようにして、第２のガリウムヒ素単原子アモ
ルファス層が形成される（ｇ）。
この工程において形成された第２のガリウムヒ素アモル
ファス単原子層は、第１のガリウムヒ素アモルファス単
原子層と同様、アモルファス状であり、また、この工程
は低温成長であるから、第２のガリウムヒ素単原子層が
島状になることはない、なお、この第２のガリウムヒ素
アモルファス単原子層は第１のガリウムヒ素アモルファ
ス単原子層と実質的に同一の厚さであることが望ましい
。
次に、ヒ素原子線を照射しながら、約２０分かけて、基
板温度を、ガリウムヒ素の固相成長温度（２００〜４０
０’Ｃ）に上昇する。すなわち、基板温度を２００〜４
００　”Ｃに上昇して、単結晶シリコン層３上にアモル
ファス状に存在していたガリウムヒ素単原子層を、シリ
コン単結晶を種結晶として、ガリウムヒ素単結晶層４に
転換する（ｈ）。
このようにして形成されたガリウムヒ素層・シリコン層
・ガリウムヒ素層の積層体は、シリコンとガリウムヒ素
との熱膨張係数の差に起因する「反り」を吸収する機能
を有する０本発明は、特定の理論に立脚するものではな
く、上記薄層の積層体に固有のフレキシビリティ−が「
反り」を吸収するものと考えられることは、上記〔作用
〕の項に述べたとおりである。
基板温度はガリウムヒ素の固相成長温度（２００〜４０
０℃）に保持し、ヒ素原子線を照射しながら、ガリウム
原子線を、単原子層分（約１秒間）づ−１１分毎に、間
欠的に、複数回（約１００回）照射して、ガリウムヒ素
の単原子層の積層体５を形成する（ｉ）。
このガリウムヒ素の単原子層の積層体５は、ガリウムヒ
素の固相成長温度（２００〜４００℃）において形成さ
れねばならない。エピタキシャル成長を実現するには４
００℃を超える温度において形成工程を実行することが
結晶性の向上のため必要であるが、４００℃以上で上記
ガリウムヒ素の単原子層の積層体５の形成工程を実行す
ると、ガリウムヒ素層が島状になるからである。このガ
リウムヒ素の単原子層の積層体５は、ガリウムヒ素層６
がその上にエピタキシャル成長するためのバッファ層と
して機能する。
ヒ素原子線を照射しながら、約６０分かけて基板温度を
４５０℃〜５８０℃に上昇する（ｊ）。
、基板温度を４５０〜５８０℃に保持しながら、ガリウ
ム原子線とヒ素原子線とを連続的に所望の時間照射して
、ガリウムヒ素単結晶層６を所望の厚さに形成する（Ｋ
）。
この工程は、少なくとも４５０℃以上で実行されねばな
らない、さもないと、良質のガリウムヒ素エピタキシャ
ル層が得られないからである。しかし、一方、５８０℃
以上でこの工程を実行すると、「反り」の原因となるか
ら、５８０℃以上での実行は避けねばならない、なお、
このガリウムヒ素単結晶層６の厚さには、同等制限はな
い。
このガリウムヒ素単結晶層６を形成した後、ヒ素分子線
を照射しながら、６０分かけて基板を常温まで冷却する
（り。
第１ａ図に示すヒートサイクルのタイムチャートの各工
程を略述する。
（ａ）は、シリコン基板１を１　、０００℃に加熱して
約２０分間保持し、その表面を浄化する工程である。
（ｂ）は、第１のガリウムヒ素アモルファス単原子層形
成工程の準備工程であり、シリコン基板１にヒ素線を照
射しながら、約２０分かけて、６０〜９０℃まで降温す
る工程である。
（Ｃ）は、アモルファス状の第１のガリウムヒ素単原子
層の形成工程である。
（ｄ）は、アモルファス状の第１のガリウムヒ素単原子
層を単結晶の第１のガリウムヒ素単原子層２に転換する
工程である。
（ｅ）は、単結晶シリコン２原子層３を形成する工程で
ある。
Ｃｆ）は、第２のガリウムヒ素アモルファス単原子層形
成工程の準備工程であり、単結晶シリコン２原子層３に
ヒ素線を照射しながら、約２０分かけて、６０〜９０℃
まで降温する工程である。
（ｇ）は、第２のガリウムヒ素アモルファス単原子層の
形成工程である。
（ｈ）は、アモルファス状の第２のガリウムヒ素単原子
層を単結晶の第２のガリウムヒ素単原子層４に転換する
工程である。
（＋）は、ガリウムヒ素単原子層の積層体（バッファ層
）５の形成工程である。
（ｊ）は、「反り」のない単結晶ガリウムヒ素層６を形
成する工程の準備工程としての昇温工程である。
（ｋ）は、「反り」のない単結晶ガリウムヒ素層６の形
成工程である。
（Ｉ！、）は、常温まで降温する工程である。
以上の工程をもって、シリコン基板ｌ上に形成されたガ
リウムヒ素層６は、結晶状態が良質であり、「反り」を
ともなうこともない。
なお、ガリウムヒ素層上にアルミニウムガリウムヒ素層
を形成することは、混晶比が０．３以下であれば、さほ
ど困難なことではないので、上記の工程をもって、シリ
コン基板１上に製造したガリウムヒ素層６の上にアルミ
ニウムガリウムヒ素層（図示せず）を形成して、ＨＥＭ
Ｔ等を製造することは容易である。
〔発明の効果〕
以上説明せるとおり、本発明に係るガリウムヒ素層の形
成方法は、シリコン単結晶基板（１）上に単結晶化され
たときに１〜３原子層となる厚さの第１のガリウムヒ素
アモルファス層をアモルファス状態となる温度で形成し
、前記のシリコン単結晶基板（１）の温度を上昇して前
記の第１のガリウムヒ素アモルファス層を単結晶に転換
して第１の単結晶ガリウムヒ素層（２）を形成し、この
第１の単結晶ガリウムヒ素層（２）上に１〜６原子層と
なる厚さのシリコン層（３）を形成し、前記のシリコン
単結晶基板（１）の温度を降下して前記のシリコン層（
３）上に前記の第１のガリウムヒ素アモルファス層とほ
ぼ同じ厚さの第２のガリウムヒ素アモルファス層をアモ
ルファス状態となる温度で形成し、前記のシリコン単結
晶基板（１）の温度を上昇して前記の第２のガリウムヒ
素アモルファス層を単結晶に転換して第２の単結晶ガリ
ウムヒ素層（４）を形成し、その上に第３のガリウムヒ
素単結晶層（５・６）を形成すること−されているので
、１〜３原子層の第１のガリウムヒ素層（２）と単原子
層のシリコン層（３）と１〜３原子層の第２のガリウム
ヒ素層（４）との積層体がシリコンとガリウムヒ素との
間の格子定数の相違に起因するストレスを吸収すること
になり、「反り」が発生することがない、さらに、最上
層としてのガリウムヒ素層の成長温度も、上記のように
、実験的に求めた最適値範囲（４５０〜５８０℃）とし
であるので、最上層のガリウムヒ素層の結晶性は極めて
優れたものとなる。
これらの効果が相剰的に作用して、大口径のシリコン基
板上に、「反り」の発生をともなうことなく、良質のガ
リウムヒ素層を形成することができる。
【図面の簡単な説明】
第１ａ図は、本発明の一実施例に係るガリウムヒ素層の
形成方法のヒートサイクル図である。 第１ｂ図は、本発明の一実施例に係るガリウムヒ素層の
形成方法の層構造図である。 第２図は、直径２インチのシリコン単結晶基板上に、本
発明の一実施例に係るガリウムヒ素層の形成方法のガリ
ウムヒ素の単原子層の積層体までの工程を実施し、その
後、最上層としてのガリウムヒ素層を成長する工程を、
成長温度を広範囲に変化させて実施した場合の成長温度
と反りの発生を示すグラフ（実験結果）である。 １・・・シリコン単結晶基板、 ２・・・第１の単結晶ガリウムヒ素単原子層、３・・・
単結晶シリコン層、 ４・・・第２の単結晶ガリウムヒ素単原子層、５・・・
ガリウムヒ素単原子層の積層体、６・・・第３のガリウ
ムヒ素準結晶層。

Claims (1)

  1. 【特許請求の範囲】 ［１］シリコン単結晶基板（１）上に単結晶化されたと
    きに１〜３原子層となる厚さの第１のガリウムヒ素アモ
    ルファス層を、アモルファス状態となる温度で形成し、 前記シリコン単結晶基板（１）の温度を上昇して、前記
    第１のガリウムヒ素アモルファス層を単結晶に転換して
    、第１の単結晶ガリウムヒ素層（２）を形成し、 該第１の単結晶ガリウムヒ素層（２）上に、１〜６原子
    層となる厚さのシリコン層（３）を形成し、 前記シリコン単結晶基板（１）の温度を降下して、前記
    シリコン層（３）上に前記第１のガリウムヒ素アモルフ
    ァス層とほぼ同じ厚さの第２のガリウムヒ素アモルファ
    ス層を、アモルファス状態となる温度で形成し、 前記シリコン単結晶基板（１）の温度を上昇して、前記
    第２のガリウムヒ素アモルファス層を単結晶に転換して
    、第２の単結晶ガリウムヒ素層（４）を形成し、 その上に第３のガリウムヒ素単結晶層（５・６）を形成
    する 工程を有することを特徴とするガリウムヒ素層の形成方
    法。 ［２］前記シリコン単結晶基板（１）は、オフセット角
    が３゜以下である（１００）面を有し、１，０００℃〜
    １，３００℃において熱処理することを特徴とする請求
    項１記載のガリウムヒ素層の形成方法。 ［３］前記第１のガリウムヒ素アモルファス層と前記第
    ２のガリウムヒ素アモルファス層とを形成する温度は６
    ０〜９０℃であり、前記第１のガリウムヒ素アモルファ
    ス層の厚さと前記第２のガリウムヒ素アモルファス層と
    の厚さは、いづれも、単結晶層（２）（４）に転換され
    たとき１〜３原子層になる厚さであり、前記シリコン層
    （３）は単原子層であることを特徴とする請求項１また
    は２記載のガリウムヒ素層の形成方法。 ［４］前記第１のガリウムヒ素アモルファス層と前記第
    ２のガリウムヒ素アモルファス層を単結晶層（２）（４
    ）に転換する工程の温度は２００〜４００℃であること
    を特徴とする請求項１、２、または、３記載のガリウム
    ヒ素層の形成方法。 ［５］前記第３のガリウムヒ素単結晶層（５・６）を形
    成する工程の温度は、２００〜４００℃、または、４５
    ０〜５８０℃であることを特徴とする請求項１、２、３
    、または、４記載のガリウムヒ素層の形成方法。
JP1062309A 1988-03-18 1989-03-16 ガリウムヒ素層の形成方法 Pending JPH01315127A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6311288 1988-03-18
JP63-63112 1988-03-18

Publications (1)

Publication Number Publication Date
JPH01315127A true JPH01315127A (ja) 1989-12-20

Family

ID=13219881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1062309A Pending JPH01315127A (ja) 1988-03-18 1989-03-16 ガリウムヒ素層の形成方法

Country Status (2)

Country Link
US (1) US4897367A (ja)
JP (1) JPH01315127A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199812A (ja) * 1990-11-29 1992-07-21 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体結晶成長方法
US6530991B2 (en) 1999-12-14 2003-03-11 Riken Method for the formation of semiconductor layer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210052A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Method for fabricating a semiconductor substrate
US5183778A (en) * 1989-11-20 1993-02-02 Fujitsu Limited Method of producing a semiconductor device
FR2689680B1 (fr) * 1992-04-02 2001-08-10 Thomson Csf Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques.
JP5066321B2 (ja) * 2000-08-04 2012-11-07 台湾積體電路製造股▲ふん▼有限公司 モノリシックｏｅｉｃ用埋め込み光電子材料を備えたシリコンウエハ
US7060131B2 (en) * 2001-05-09 2006-06-13 Hrl Laboratories, Llc Epitaxy with compliant layers of group-V species
US7552980B2 (en) * 2003-07-15 2009-06-30 Schulman Carl H Electronic component furniture construction and methods and apparatus therefor
US11661672B2 (en) * 2018-08-06 2023-05-30 Carnegie Mellon University Method for producing a sheet from a melt by imposing a periodic change in the rate of pull

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3935040A (en) * 1971-10-20 1976-01-27 Harris Corporation Process for forming monolithic semiconductor display
US4120706A (en) * 1977-09-16 1978-10-17 Harris Corporation Heteroepitaxial deposition of gap on silicon substrates
JPS5946414B2 (ja) * 1980-09-16 1984-11-12 沖電気工業株式会社 化合物半導体装置
US4392297A (en) * 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4657603A (en) * 1984-10-10 1987-04-14 Siemens Aktiengesellschaft Method for the manufacture of gallium arsenide thin film solar cells
JPH073814B2 (ja) * 1984-10-16 1995-01-18 松下電器産業株式会社 半導体基板の製造方法
JPS61105832A (ja) * 1984-10-30 1986-05-23 Matsushita Electric Ind Co Ltd ３−Ｖ化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPS61107721A (ja) * 1984-10-31 1986-05-26 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
JPS61107719A (ja) * 1984-10-31 1986-05-26 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
JPS61145820A (ja) * 1984-12-20 1986-07-03 Seiko Epson Corp 半導体薄膜材料
JPS6298614A (ja) * 1985-10-24 1987-05-08 Sharp Corp 半導体装置
JPS6314418A (ja) * 1986-07-04 1988-01-21 Mitsubishi Electric Corp 半導体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199812A (ja) * 1990-11-29 1992-07-21 Hikari Gijutsu Kenkyu Kaihatsu Kk 半導体結晶成長方法
US6530991B2 (en) 1999-12-14 2003-03-11 Riken Method for the formation of semiconductor layer

Also Published As

Publication number Publication date
US4897367A (en) 1990-01-30

Similar Documents

Publication Publication Date Title
JPS6012724A (ja) 化合物半導体の成長方法
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
JPH01315127A (ja) ガリウムヒ素層の形成方法
JP2570646B2 (ja) Ｓｉベ−ス半導体結晶基板及びその製造方法
JPS6126216A (ja) 化合物半導体の成長方法
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
JPH02139918A (ja) ヘテロ構造体の製造方法
JP2747823B2 (ja) ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JPS62132312A (ja) 半導体薄膜の製造方法
JP2560740B2 (ja) エピタキシャル成長方法
JPH03201425A (ja) 半導体装置
JPH0645249A (ja) ＧａＡｓ層の成長方法
JPS63137412A (ja) 半導体用基板の製造方法
JPS60246619A (ja) 半導体装置の製造方法
JPS6248014A (ja) 半導体層の固相成長方法
JPH01120011A (ja) ＩｎＰ半導体薄膜の製造方法
CN114373672A (zh) 一种外延结构、制作方法及半导体器件
JPH04186721A (ja) 結晶性半導体薄膜の製造方法
JPH02263427A (ja) 化合物半導体基板およびその製造方法
JPH0496320A (ja) 薄膜半導体結晶成長法
JPH01292814A (ja) ヘテロエピタキシャル成長方法
JPH04186821A (ja) 化合物半導体基板の製造方法
JPH0746684B2 (ja) 半導体ウェーハとその製造方法
JPH0425135A (ja) 半導体基板