JPH01300711A - 逓倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逓倍回路に関する。

〔従来の技術〕

従来の逓倍回路は、第２図に示すように、抵抗１とコン
デンサ２とからなる積分回路と、排他的論理和回路３と
からなり、その積分回路により遅れ時間が設定されてい
た。すなわち、入力端子６からの入力信号と、さらに抵
抗１コンデンサ２の積分回路を通した信号線７の出力と
を排他的論理和回路３に入力し、この排他的論理和回路
３の出力は出力端子１０から出力され、入力端子６の入
力信号の２倍の周波数出力を得ていた。

〔発明が解決しようとする課題〕

この従来の逓倍回路は、抵抗１とコンデンサ２から構成
される積分回路を用いているため、この積分回路の出力
信号の立ち上り（又は、立ち下り）が鈍ってしまい、雑
音に影響されて誤動作するという欠点がある。

本発明の目的は、このような欠点を除き、雑音の影響を
受は難くした逓倍回路を提供することにある。

〔課題を解決するための手段〕

本発明の逓倍回路の構成は、入力信号かそれぞれ接続さ
れたしきい値電圧の高いインバータ回路およびしきい値
電圧の低いインバータ回路と、これら各インバータ回路
の出力が入力に接続された排他的論理和回路とを備え、
前記入力信号の周波数逓倍信号が出力されることを特徴
とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。本実施例は
、入力端子６からの入力信号をしきい値電圧の高いイン
バータ回路４としきい値電圧の低いインバータ回路５と
にそれぞれ入力し、これらインバータ回路４．５の出力
信号線８．９を排他的論理和回路３に入力し、この排他
的論理和回路３の出力端子１０から入力信号の２倍の周
波数を得ている。

〔発明の効果〕

以上説明したように本発明は、しきい値電圧の高いイン
バータ回路としきい値電圧の低いインバータ回路を有す
ることにより、デユーティ比の異なる２倍の周波数を得
ることができ、各インバータ回路の出力信号は、立ち上
つく又は、立ち下り）が鈍らないので、雑音に対し強く
なり、その影響により誤動作することがないという効果
がある。

【図面の簡単な説明】 第１図は本発明の一実施例の回路図、第２図は従来の逓
倍回路の一例の回路図である。 １・・・抵抗、２・・・コンデンサ、３・・・排他的論
理和回路、４・・・しきい値電圧の高いインバータ回路
、５・・・しきい値電圧の低いインバータ回路、６・・
・入力端子、７・・・積分回路の出力信号線、８．９・
・・インバータ回路４．５の出力信号線、１０・・・出
力端子。

Claims (1)

【特許請求の範囲】
1. 入力信号がそれぞれ接続されたしきい値電圧の高いイン
   バータ回路およびしきい値電圧の低いインバータ回路と
   、これら各インバータ回路の出力が入力に接続された排
   他的論理和回路とを備え、前記入力信号の周波数逓倍信
   号が出力されることを特徴とする逓倍回路。