JPH01282982A

JPH01282982A - Ｃａｔｖ加入者端末伝送制御

Info

Publication number: JPH01282982A
Application number: JP63275989A
Authority: JP
Inventors: Michel Dufresne; マイケル・ダフレスネ; Samir Sammoun; サミル・サモン; Dave Gregory; デイブ・グレゴリー; Jean-Paul Champagne; ジーン―ポール・シャンペン; Alain Tessier; アレイン・テッシャー; Pierre Scott; ピエール・スコット; Francois Methot; フランコイス・メソット
Original assignee: Videotron Ltd
Current assignee: Videotron Ltd
Priority date: 1987-11-02
Filing date: 1988-10-29
Publication date: 1989-11-14
Anticipated expiration: 2009-08-24
Also published as: DE3837069C2; FR2622756A1; CA1317667C; DE3837069A1; FR2622756B1; GB8824857D0; NL8802668A; JPH0666797B2; BE1003361A4; CH677993A5; US4920533A; GB2212034B; GB2212034A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、２方向ケーブル伝送システムに関し、より詳
しくは、多くの加入者局がヘッドエンドに上りのデータ
信号を伝送することができる伝送システムに関する。

［従来の技術及び発明が解決しようとする課題］ケーブ
ル伝送システムは典型的には、ブランチに接続されるス
プリッタを介してドロップ回線に接続される加入者端末
を有し、トランクから主トランクとブランチを含むトリ
ータイプのネットワークにおいて、種々の下りのテレビ
ジョン信号を伝送する。典型的なネットワークは、上記
信号を予め決められた最小レベルの上側に配置すること
を維持するために、ネットワークに沿って間隔をおいて
設けられた中継増幅器を有する同軸ケーブルから構成さ
れる。

プログラムの選択及びポーリングの応答などのために、
サービスの要求に応じてヘッドエンドへの上りの伝送の
ために、信号を加入者端末から出力させることを可能に
することが目的とされてきた。しかしながら、以下に記
述する種々のプログラムはサービスの提供を成功させる
ことを妨げ、これによって、信号が加入者端末から出力
されネットワークを介してヘッドエンドへ上り方向で通
過する。従って、そのようなシステムは、例えば電話シ
ステム又は単に疑似会話型システムのような分離した伝
送ネットワークを利用し、これらのシステムにおいては
、すべてのプログラム又は情報信号が加入者端末に入力
され、上記プログラム又は情報が、上記端末で選択され
る。両方の場合において、加入者端末から出力される信
号は、上記システムの上り回線を通過しないようになっ
ている。

２つの非常に重要な問題点が同一のＣＡＴＶネットワー
クを介して２方向通信を成功させることを妨げていた。

同一の周波数帯域内で上りの伝送の可能性を有する典型
的に何千の加入者端末が存在するとき、い（つかの端末
が同時に送信を行う可能性が大きい。その結果、ヘッド
エンドにおいて、１つの加入者端末から受信される信号
が、同時に送信する他の加入者端末から受信される信号
によって汚損を受ける。ヘッドエンドから種々の異なっ
た線路長（伝送距離）に位置する種々の加入者端末から
信号が送信されるシステム内における種々の時間遅延の
存在によって、この問題が一層悪化される。

第２の問題点は雑音集合の問題である。種々のブランチ
から１つのトランクに送出される多数の上り回線の雑音
が集合し、この雑音はしばしば１つの加入者端末によっ
て伝送される信号レベルよりも極めて高くなる可能性が
あることが認識されるであろう。上り方向で増幅が試み
られる際に上記システムにおける２方向増幅器の入力に
例えば雑音などのどんな信号が入力されても増幅が行な
われるために、上記２方向増幅器を用いることによって
上記問題点が増大する。そのような増幅器は典型的には
、最少の信号の時間において最大の利得で動作する自動
利得制御を用いるので、すべてのブランチから上記増幅
器に出力される最大の雑音が収集されて出力される。

［課題を解決するための手段］本発明は、種々の加入者端末からヘッドエンドに同時に
到達する信号間の衝突の問題を実質的に減少又は除去さ
せるケーブル伝送システムである。

雑音集合の問題点を実質的に減少又は除去させるための
手段がまた開示される。

本発明のケーブルシステムにおけるヘッドエンドは、通
常のＣＡＴＶシステムにおけるテレビジョン信号を提供
するのみならず、分離した下りのデータチャネルにおい
てデータ信号を伝送する。データチャネルにおける信号
はタイムスロットに分割されたパケットで伝送され、こ
こで、上記タイムスロットはここで状態バイトとして参
照されるデータの特別なバイトによって分離される。上
記状態バイトは、ここで”ビジービットとして参照され
る複数のビットで形成される。

下りのデータ信号は独立したチャネルを用いて上記テレ
ビジョン信号と周波数多重され、ネットワークを介して
加入者端末に下り方向で伝送される。加入者端末はそれ
ぞれ、ビジービットを検出し復号化した後、ネットワー
クがアイドル状態又はビジー状態であるか、もしくは衝
突が生じているか、もし所望されるならば優先レベルが
存在するかを決定する。もし各加入者端末が伝送すべき
データを有しているならば、各加入者端末はある確率係
数でヘッドエンドに上記データを送り戻す。

端末が連続的に受信するビジービットが衝突を示す（こ
れは、もう１つの加入者端末が伝送を行い、そのデータ
信号を汚損していることを示す。）か否かに依存して、
上記確率係数が修正される。もし衝突が検出されるなら
ば、上記確率係数が変化され、加入者端末は、確率係数
に従属な時間で汚損されたタイムスロットからデータを
再び伝送す伝送を行う加入者端末はまた、衝突、すなわ
ちビジービットで示された衝突の数を計数する。もし、
衝突の数が予め決められたしきい値を越えたならば、該
加入者端末は上記確率係数を再び利用し、新しい確率係
数で制御される時間で全体のデータシーケンスを再び伝
送する。

もし任意の加入者端末が受信するビジービットがネット
ワークが上り方向でビジーであることを示しているなら
ば、上記任意の加入者端末は伝送することを抑制される
。従って、衝突の効果は、ビジービットが上りのデータ
チャネルがアイドル状態であることを示す次の時間で生
じ、加入者端末が上りのチャネルが捕捉されすなわちビ
ジーであることを示すヘッドエンドからのビジービット
を受信する時間の前に、１つ以上の加入者端末によって
データの伝送が開始される。このように、衝突の効果は
、典型的には、チャネルがアイドル状態であるとき、１
つ以上の加入者端末によって新しい伝送を開始する初期
において生じ、トラフィック量が増加するとき、上記衝
突の効果か増大する。

伝送係数の確率は、システム内の種々の加入者端末から
伝送される信号に対する異なった時間遅延の可能性と関
連させた乱数発生器を用いて変化され、もし確率係数が
各加入者端末において同一の方法で変化されるときに比
べて、１つ以上の加入者端末が同時に伝送を行う可能性
を減少させている。さらに、衝突の数は１つの加入者端
末が伝送を可能にする減少された確率を生じさせるので
、トラフィック量が大きくなるにつれて、加入者端末が
伝送するためのより長いランダムな時間だけ待機するこ
とを自動的に生じさせる可能性が大きくなる。従って、
上記システムは増加するトラフィック量を自動的に補償
しかつ調整している。

雑音集合の問題点は実質的には、ネットワークの各ブラ
ンチの上り方向において、各加入者端末に対して間隔が
置かれた２つの周波数で変調を行う周波数偏移変調を用
いてそのデータを伝送させ、かつ２つの周波数を通過さ
せるのにちょうど十分な２つの通過帯域を有する狭帯域
通過フィルタを用いることによって、解決される。下り
のデータ信号は影響を受けない。従って、フィルタは、
上り回線からヘッドエンドに通過する２つの狭い通過帯
域における少量の雑音を除くすべての雑音を事実上遮断
する。上記フィルタは好ましくは、信号を通過させるた
めに又は上りの信号の受信に応答してフィルタを制御可
能に切り換えるように、遠隔でアドレス割り当て可能で
ある。この構成は、雑音集合をうまく防止することがわ
かった。

従って、２方向ケーブルシステムにおける上りの信号の
衝突と雑音集合の従来技術の問題が実質的に解決される
。

簡潔に言えば、本発明は、ヘッドエンドと、上記ヘッド
エンドに接続され上記ヘッドエンドから複数の加入者局
に下りの信号を伝送するためであって加入者局からヘッ
ドエンドに上りのデータ信号を伝送するための２方向伝
送ネットワークを備えた方向性ケーブル通信システムで
ある。上記ヘッドエンドにおける回路は、加入者局から
受信される信号間の衝突を検出して衝突信号を発生し、
上記ヘッドエンドにおける別の回路は、伝送システムの
下り回線に衝突を示すデータ信号の状態バイトを伝送し
、加入者局によるその検出に応答して、伝送を終了する
ことを可能にすることができる。

好ましくはヘッドエンドの衝突検出器はまた信号が任意
の加入者局から受信されたか否かを検出するためであっ
てそれぞれビジー又はアイドル状態バイト間号を発生す
るための装置を含み、上記バイト伝送回路は、衝突状態
、アイドル状態、又はビジー状態を示すデータ信号のバ
イトを発生する。

データの状態バイトは下りのデータ信号のタイムスロッ
トと分離して伝送すべきことがまた好ましく、ここで、
下りと上りの両方向でネットワークの最長の遅延された
エンドに対する伝送ループにおけるすべての構成要素の
遅延時間の和である最大往復伝搬遅延時間は、少なくと
も上記伝搬遅延時間と同様の長さであるべき連続する状
態バイト間の時間周期を定義している。

本発明はまた、信号の衝突、ビジー又はアイドル及び好
ましくは優先を含むネットワークの状態を示す状態バイ
トを備えた２方向伝送ネットワークからデータ信号を繰
り返し受信するための装置と、上記ネットワークを介し
てヘッドエンドに伝送すべきデータ信号を定式化し記憶
するための装置と、上記ネットワークを介してヘッドエ
ンドにデータ信号を伝送するための装置と、上記伝送す
るための装置を制御するための装置を備えた２方向ケー
ブル通信システムにおいて用いるための加入者端末であ
って、上記制御するための装置は、上記状態バイトを受
信するためであって予め決められた確率Ｐでデータ信号
の伝送を可能にするための装置と、受信された信号衝突
状態信号の数を計数するためであってこれに応答して確
率Ｐを調整するための装置を備える。

上記制御するための装置は、もし受信された信号衝突状
態信号の数がある予め決められた最大数を越えるならば
時間周期の間伝送を禁止し、これに応答して完了データ
信号の再伝送を再び初期化することが好ましい。

［実施例］第１図は本発明による２方向ケーブル通信ネットワーク
を図示している。しかしながら、本発明は、星型ネット
ワーク、ローカルエリアネットワーク、又はその他の種
類のネットワークにおいて用いることができる。本実施
例において、システムは、複数の加入者端末３を有する
例えば同軸ケーブルのような広帯域通信媒体を介して通
信を行うヘッドエンド１を備える。上記端末とヘッドエ
ンドｌは、例えば公知のトリー型ネットワークの゛よう
なあるネットワークを介して通信を行うが、もう１つの
形式の非ループネットワークであることが可能である。

トリー型ネットワークは、加入者端末へのドロップ回線
（図示せず。）を介して接続された２方向増幅器４とス
プリッタ５を備える。

上記ネットワークは公知の方法で整合用インピーダンス
６で終端される。

記述の簡単化のために、ただ１個の加入者端末３が示さ
れている。しかしながら、加入者端末を、公知の方法で
ネットワークに沿って分配されて設けられるスプリッタ
に接続することが可能であることは明らかである。

従来のネットワークにおいて、増幅器４は下り方向の１
方向性を有し、これによって、増幅器４は複数のテレビ
ジョンチャネルを伝送する。しかしながら、本発明は、
またデータ信号を伝送する種類のネットワークに注意が
払われている。そのような信号は、コンピュータで発生
された画像、コンピュータプログラム、デスクランブラ
のための制御信号などに再構成すべきデータ信号を伝送
するネットワークにおいて提供されてきた。そのような
データ信号は時々テレビジョンチャネルの垂直インター
バルにおいて伝送されるが、本発明においては、上記デ
ータ信号が独立した高速度データチャネルを用いて伝送
される。従って、上記増幅器４は、下り方向でデータチ
ャネルを伝送する能力を有すべきである。

特定のサービスを提供するために、加入者端末３は典型
的には、信号を発生させ、結局、上りの回線を介してヘ
ッドエンドに伝送すべきコマンド又は他のデータ信号を
発生させるキーボードを有する。幾つかの問題点は、こ
の上りの伝送によって特徴づけられ、その結果、もし任
意のそのような実際のシステムが存在するならば、はと
んどの問題点が特徴づけられない。本発明は、多数の加
入者端末から上りのデータを確実に伝送するための手段
を提供する。しかしながら、２方向増幅器４はまた上り
方向で加入者端末から受信されたデータ信号を伝送する
能力を有すべきことを言うべきである。そのような増幅
器が存在し、本発明は、明確にそれらに注意を払ってい
ない。

上りの伝送と関連する問題は、雑音集合とデータ衝突を
含む。雑音集合は、すべての雑音がシステムの主トラン
ク又はボートに出力される、例えばトリー型ネットワー
クの多数のブランチから雑音が発生することを意味する
。この雑音は各増幅器によって増幅され、その結果、ヘ
ッドエンドにおいて過度の雑音レベルが生じる。

１つ以上の加入者端末が、ヘッドエンドにおいてやがて
重畳されて到達する上り方向のデータ信号を伝送すると
き、データの衝突が存在する。これによって、明らかに
、重畳するすべてのデータ信号の改変が生じる。

雑音集合を防止する問題に対する解決が、本発明の目的
ではない。本発明において、衝突の問題は、ヘッドエン
ドから下り回線を介して加入者端末に伝送されるいわゆ
る”ビジービット”の使用によって、解決される。２ビ
ツトのビジービットのバイトは、ビジー又はアイドルで
あるチャネルの性質を定義している。もちろん、２ビツ
トは、４つの異なった状態、すなわち、アイドル、ビジ
ー、衝突、並びに優先指示子又は他の情報として用いる
ことが可能な第４の状態を定義することができる。しか
しながら、もし所望されるならば、他の数のビジービッ
トを用いることができる。

一般に、上記ヘッドエンドは、好ましくはフーリエ（ｃ
ｏｕｒｉｅｒ）の振幅変調を用いてアイドルチャネルを
示すビジービットを規則的な基礎をおいて伝送する。も
しヘッドエンドがデータ信号を受信するならば、ヘッド
エンドはビジー状態を定義するためにビジービットのキ
ャラクタを変化させる。

データの解析において、ヘッドエンドは受信されたデー
タ信号間の衝突を検出し、もしそのような衝突を検出す
るならば、ヘッドエンドは衝突状態を示すためにビジー
ビットを変化させる。

一方、加入者端末は、上りのデータを好ましくは（例え
ばＭＳＫなどの）周波数偏移変調の形式で伝送する。加
入者端末は、絶えず下りのビジービットをモニタし、チ
ャネルがアイドル状態であると示されるとき（伝送すべ
きいくつかのデータが存在すると仮定する。）、伝送を
行う。もし伝送中において加入者端末がビジービット間
の衝突を検出したならば、伝送を停止し、後述されるよ
うにある時間周期の間待機を行った後、信号を再び伝送
する。

トランクにおける雑音を最少化するために、フィルタ７
は分配ネットワークの種々のブランチと直列に接続され
、各フィルタは、上りの周波数偏移データのための鋭い
特性を有する狭い通過帯域を有し、各フィルタは伝送の
上り方向に接続される。

これによって、フィルタの帯域幅の雑音を除いて、すべ
ての上りの雑音を減少させる。上りのデータの伝送特性
を改善するために、好ましくは、フィルタがフィルタの
実際の帯域幅において上りの搬送波信号の存在を検出す
るまで遮断状態のままであるフィルタが用いられ、上記
上りの搬送波信号の検出するのに応答して、フィルタは
例えば数マイクロ秒以内の高速で開放状態となり、上り
のデータ信号を通過させることを可能にする。さらに、
上記フィルタは、ネットワークの保守の目的のために、
ヘッドエンドから開放又は閉鎖状態にアドレス割り当て
されることが可能である。上記フィルタは下り方向でト
ランスペアレントであり、すなわち、テレビジョン信号
及び下りのデータ信号が下り方向でこれらのフィルタを
通過する。

ヘッドエンド内において、テレビジョン信号の信号源が
変調器８に接続され、この変調器８は、チャネルフィル
タ９を介して同軸ケーブルに接続される出力を有する。

このように、テレビジョン信号は、従来技術と同様にネ
ットワークに印加される。

受信帯域通過フィルタ１０は同軸ケーブル２に接続され
る入力と、データ復調器１１に接続される出力を有する
。従って、加入者端末３から伝送される周波数変調され
たデータが復調器１１から出力される。

また、衝突検出器１２はフィルタＩＯの出力に接続され
る。衝突検出器１２は、好ましくは包絡線検波の手段に
よって重畳するビットの存在を検出する。そのタイプの
衝突検出は非常に高速であるので、上記衝突検出は好ま
しくは広帯域でなされる。

衝突検出器１２内のロジックはまた、上述で参照された
４つの状態、すなわちアイドル、ビジー、衝突並びに優
先又は未定義を示すビジービットとしてここで参照され
たビットの組みを提供する。

ＩＥＣ又はチャネル状態指示子として示されたこれらの
ビットは、通信コントローラ１３に印加される。ここで
、ビジービットは変調器８に印加される下りのデータ列
にインターリーブ（多重化）される。変調器８は結合さ
れたデータ列を高速度データチャネルに印加し、そのチ
ャネルの出力は、上述したようにテレビジョン信号源と
して参照されて取り扱われる。

ビジービットは好ましくは、時間に対する下りのデータ
列を図示する第２図で示されるように、各タイムスロッ
トの最初において、周期的に１秒当たり４Ｍビットで下
りのチャネルを介して送信される。従って、矢印１８に
よって図示されたビジービットは、各タイムスロットの
時間周期を示している。例えばそれぞれ１２８ビツト、
２５６ビツト、５１２ビツト、１０２４ビツトを含む上
記タイムスロットを、ヘッドエンドでプログラムするこ
とができ、例えばビット周期は好ましくは０．２５マイ
クロ秒である。上記タイムスロット内で送信される下り
のデータは、参照番号１９として示される。

通信コントローラはまた、下りのデータパケットがネッ
トワークのビジー又は衝突状態中において伝送されない
ことを確実にしている。もし送信機が長い周期にわたっ
て送信しているならば、例えばもし予め決められた最大
のパケットの大きさにわたって送信しているならば、通
信コントローラはまた送信機をオフに切り換える。この
ように、送信機はロック状態になりタイムアウト状態に
なる。

ビジービットの連続する組みの伝送を区分する時間の周
期は、ネットワークの最大往復伝搬遅延時間に等しいか
又は長くすべきことが重要である。

この遅延時間は、両方向においてネットワークの最長に
遅延されたエンドに最初に到達する最大ケーブル長を有
する伝送ループを構成するすべての構成要素の遅延時間
の和である。

ヘッドエンドから送信される各データパケットは好まし
くは、１個のタイムスロットの周期に等しいか又は長く
すべきである。典型的なパケットフォーマットが第３図
において図式的に示される。

この典型的なパケットフォーマットは例えば、次のよう
に構成される。すなわち、２ないし７バイトのプリアン
プル、これに続いて１バイトのスタートフレームデリミ
タ、これに続いて４バイトの目的地アドレス、これに続
いて４バイトのソースアドレス、これに続いて２バイト
のフレーム長指示子、これに続いて伝送されるべきデー
タを含む制限された数のバイト、これに続いて（もし必
要であるならば）制限された数のパディングバイト、こ
れに続いて２バイトのフレームチエツクシーケンスの肌
序で構成される。

第４図は、第１図で示された加入者端末３の好ましい形
式のブロック図を図示している。ネットワークに接続さ
れる同軸ケーブル２は、（フィルタ９と同様である）下
りの帯域通過フィルタ２２と上りの帯域通過フィルタ２
３の両方に接続され、後者の上りのフィルタ２３は、加
入者端末で発生すべき周波数偏移変調された出力信号の
２つの周波数を通過させるのにちょうど十分な２つの狭
い通過帯域を形成することが可能である。

フィルタ２２の出力はスプリッタ２３Ａを介してテレビ
ジョンチューナ／アナログ回路２４に伝送される。回路
２４は、同調可能なダウンコンバータとペイテレビジョ
ンデスクランブラ又はその他の同種類のものから構成し
てもよい。回路２４の出力は、テレビジョンセット２６
に印加するために変調器２５に印加される。

フィルタ２２の出力はまたスプリッタ２３Ａを介してデ
ジタル復調器２７の入力に接続され、該復調器２７はデ
ジタルチャネルにおけるデータ列を復調する。デジタル
復調器２７は、公知の方法で対応する出力ライン上にデ
ータ及びクロック出力信号を出力する。これらの信号は
、公知の方法でパラレル信号に変換されるＣＡＤ回路を
介して印加され、さらに中央プロセッサ／メモリ回路２
９のデータ及びクロッ・り入力に印加される。データ及
びアドレスバス３０は上記中央プロセッシング装置／メ
モリ回路２９と通信を行う。加入者端末と関連する他の
周辺デジタル回路３１はまた、例えばビデオデイスプレ
ィジェネレータを制御するために、またアラーム回路を
モニタするなどのために、中央プロセッシング装置／メ
モリ回路２９に接続される。

デジタル復調器におけるデータ及びクロックライン出力
はまた、ビジービット（ＩＥＣ）抽出論理回路３２の対
応する入力に接続され、またこの対応する入力はバス３
０に接続される。Ｎ分配回路３３はクロックラインに接
続され、その出力はクロック信号Ｃ１である。従って、
Ｎ分配回路はクロックラインから内部クロック信号Ｃ１
を発生し、このように下りのデータ信号からクロック信
号の発生が所望される。

ヘッドエンドに伝送するためのプロセッサ回路２９から
データ信号を受信するために、バッファ３４がバス３０
に接続される。バッファ３４から出力される出力信号を
上りのデータチャネルの通過帯域内で周波数偏移変調信
号に変調するために、バッファ３４の出力が、周波数偏
移変調器３５に接続される。変調器３５の出力は、上り
の信号の伝送間隔を制御するタイムアウト回路３６を介
して印加される。タイムアウト回路３６の出力は、上り
の帯域通過フィルタ２３に印加され、上記フィルタ２３
の出力は、ヘッドエンドに伝送するために同軸ケーブル
２に印加される。

媒体アクセス管理伝送論理回路３７（以下、ＭＡＣ回路
という。）（制御手段）はバス３０に接続され、ビジー
ビットを受信するために抽出論理回路３２に接続される
他の入力を有する。ＭＡＣ回路はまたバッファ３４の制
御人力並びにタイムアウト回路３６の制御人力／出力に
接続される。このＭＡＣ回路の目的は、ビジービットを
モニタすることによってネットワークのビジー、アイド
ル、又は衝突状態を検出することと、バッファ３４に蓄
積された信号をヘッドエンドに伝送することとこの伝送
のタイミングを制御することにある。

デジタルチャネル信号がヘッドエンドからケーブル２を
介して受信され、フィルタ２２においてろ波された後、
デジタル復調器２７に印加される。

復調後に得られるデータ及びクロック信号はプロセッサ
２９に印加される。他のデジタル回路３１を介して動作
するキーバッド又は他の手段は、他のデジタル回路３１
に対してヘッドエンドに伝送するためのデータ信号を定
式化させるためにプロセッサ２９と通信を行う。ＣＰＵ
／メモリにおいてこれらの信号を定式化するための機構
は当業者に公知である技術を用いることができるので、
本発明の目的ではない。信号が定式化されたとき、信号
は、バス３０を介して信号が蓄積されるバッファ３４の
入力に通過されるといえば、十分である。

ＩＥＣ抽出論理回路３２は、復調器２７の出力のデータ
及びクロックライン上のビジービットを検出する。ビジ
ービットはＭＡＣ回路３７に出力される。

ＭＡＣ回路３７は、後述される内部アルゴリズムを用い
て動作する。もしＭＡＣ回路がビジーチャネル又は衝突
を示すビジービットを受信したとき、次のビジービット
が到着するまで待機し、ビジービットの状態を連続して
モニタする。もしビジービットがチャネルが空き状態で
あることを示しているならば、ＭＡＣ回路は、確率Ｐで
伝送することを決定し、もしくは確率（１−Ｐ）で伝送
しないことを決定した後、次のビジービットの組みが到
着するまで待機し、次いで、伝送調整アルゴリズムの確
率で動作するであろう。

ＭＡＣ回路が伝送を行うことを決定したとき、制御信号
をバッファ３４に印加し、これによってバッファ３４に
対してその蓄積されたパケットを出力することを開始さ
せる。同時にＭＡＣ回路はビジービットをモニタする。

上記回路が伝送中においてもし衝突を示すビジービット
か受信されるならば、これは同一の時間周期において１
局以上の他の送信機が伝送中であることを意味し、上記
ＭＡＣ回路は、その伝送を停止すべくバッファ３４をす
ぐに制御する。上記ＭＡＣ回路内の衝突カウンタはまた
インクリメントされる。

もし衝突カウンタで示される衝突数がある予め決められ
た最大数を越えているならば、全体のパケット伝送プロ
セスが停止される。上記パケットはバッファ３４に戻さ
れ、ここで、ＭＡＣ回路によって制御される再伝送の前
に、該パケットはある時間周期だけ待機状態となる。

もしすでに生じた衝突の数が最大数よりも小さければ、
パケットの伝送確率Ｐは、係数にで（ここで、Ｐ＝Ｐ／
Ｋ）、最少再伝送確率値に約分される。このとき、上記
ＭＡＣ回路は、次の組みのビジービットまで待機状態と
なり、さらに、次の組みのビジービットの検査を繰り返
す。

もし次の組みのビジービットが衝突を示していないなら
ば、加入者局自身は伝送中であるので、上記次の組みの
ビジービットは必ずビジー状態を示すであろう。このこ
とは、ローカルの加入者端末が単にチャネルを捕捉して
いることを意味する。

伝送が再び初期化され、パケットの最後まで連続的に伝
送が行なわれた後、チャネルが空き状態になったことが
宣言されるであろう。このとき、衝突カウンタはゼロに
初期化され、その伝送確率Ｐが１にされる。

第４図の抽出論理回路３２とＭＡＣ回路３７が詳細後述
される。第５図に、ビジービット抽出論理回路３２のブ
ロック図が図示される。データ及びクロックラインは、
もし下りのデータ信号がスクランブルされて受信される
ならば必要に応じてデスクランブルするためのデスクラ
ンブラ回路４０に接続される。デスクランブラ４０は、
通信コントローラ１３（第１図）の一部として含まれる
ことが可能であるヘッドエンドのスクランブラのミラー
イメージ回路である。デスクランブラ４０の出力信号は
、ビットカウンタ４１のデータ及びクロック人力に印加
されるクロック及びデータ信号である。ビットカウンタ
４１のカウンタ出力は、カウンタ４１の内容からパケッ
トの始まりを決定するとともに受信されたデータパケッ
トの始まりの存在を示すパルス又はパルスの立ち上がり
エツジをＩＮＤ出力に出力するフラグ決定回路４２に接
続される。

ビットカウンタ４１のデータ及びクロック出力はゼロ抽
出回路４３に接続される。この回路４３は、すべて１か
ら構成される長いバイトの値を区別するためにヘッドエ
ンドにおける通信コントローラ１３で挿入されるゼロを
取り除くために公知の方法で用いられる。従って、ゼロ
抽出回路４３は元のデータを再構成する。この訂正され
たデータは、状態バイト抽出回路４４に印加される。

上記訂正されたデータ信号はまたカウンタ及びインター
バル制御回路４５に印加され、該回路４５はアドレスバ
スＡＤＤＲ及びデータバスＤＯ−Ｄ７を介してバス３０
に接続される。

バス３０は上述されたようにプロセッサ２９に接続され
る。上記タイムスロットの間隔はＣＰＵによって決定さ
れてそのメモリにおいて記憶され、このデータはバス３
０を介して回路４５に送信され、このデータはとって代
わって抽出回路４４のＣＴＲＬライン上の制御信号とな
る。上記タイムスロットは、受信されたパケットのチエ
ツクサムがマツチング状態となるまで抽出回路における
間隔を変化することによって見つけることができる。

従って、プログラマブルレジスタであることが可能な抽
出回路４４は、タイムスロット内のデータを受信し、ビ
ジー又は状態ビットの時間に関連したビットをその出力
端子に出力することができる。

これらの出力端子は、ビジービットを復号化するための
２ビツトのデコーダであるデコードＩＥＣ回路４６に接
続される。従って、デコードＩＥＣ回路４６の４個の出
力端子は、ビジー又は状態ビットを構成し、すなわちア
イドル、ビジー、衝突状態並びに優先又は他の第４の状
態を構成する２ビツトの４個の状態を表し、上記端子は
第５図に示すように対応づけてラベルづけされる。これ
らの端子に接続されるラインはＭＡＣ回路３７に接続さ
れる。

第６図においては、ブロック図の点線内に媒体アクセス
回路３７が示され、またともに付加回路の詳細が示され
ている。第４図から再び図示されるデジタル復調器２７
の出力に接続されるデータ及びクロック入力を有するビ
ジービット抽出回路３２が示される。その出力線アイド
ル、ビジー、衝突及び優先は、送信機制御回路５１の人
力に接続される。ビジービット抽出回路３２へのクロッ
ク入力はまた、送信機制御回路５１の人力に接続される
。バス３０のアドレス及び制御線は、アドレスデコーダ
５２に接続され、デコーダ５２の復号化された出力は送
信機制御回路５１に接続される。バス３０のデータ線Ｄ
ｏ−Ｄ７は、送信機制御回路５１と同様にビジービット
抽出回路３２に接続される。送信機制御回路は、公知の
方法で中央プロセッサに接続される割り込み出力と、リ
ストア回路５３に接続される送信完了線（ＴＲ，ＯＫ）
と、リストア回路からの入力と、衝突カウンタ回路５４
に接続されるインクリメント衝突カウンタ出力ＩＮＣ，
ＣＯＬと、衝突制御回路の出力からのＣ０ＬＬ、ＥＸＣ
入力と、レディＲＤＹ入力と、送信許可ＰＥＴｔＭＩＳ
ＳＩＯＮ　　ＴＸ入力と、並びに、ＩＥＣＬｔＶ（ビジ
ービット指示子）出力線と、送信オン−オフＴＲ０Ｎ／
ＴＲ０ＦＦ（出力）と、Ｖ［Ｄ入力と、クロックＣＩ入
力と、ｌＮ５ＺＥＲＯ入力と、ＴＩＭＥＯＵＴ入力とを
含む。送信機制御回路の詳細は第７Ａ図及び第７Ｂ図に
ブロック図の形式で図示される。

リストア回路５３は、マイクロプロセッサからのリセッ
ト人力Ｒ９Ｔと、衝突カウンタ５４の入力とバックオフ
係数回路５５の入力に接続される出力とを有する。アド
レスデコーダ５２、及び衝突カウンタ５４の出力並びに
、インクリメント衝突カウンタ線Ｉ　ＮＣＧＯＬは、バ
ックオフ係数回路５５の入力に接続される。バックオフ
係数回路５５の出力はレディ線ＲＤＹを介して送信機制
御回路５１に接続されるとともに、５ＨＩＦＴ　　ＣＬ
ＯＣＫ線を介して確率レジスタ５６の入力に接続される
。衝突カウンタとバックオフ係数回路に接続されるリス
トア回路５３の出力はまた、確率レジスタ５６の入力に
接続される。

乱数発生器５７はラッチ５８に接続される出力を有し、
ラッチ５８は、送信機制御回路５１からビジービットア
イドル線を介して接続されるラッチイネーブル入力を有
する。同一の線が、コンパレータ６０の比較イネーブル
入力に接続され、コンパレータ６０は、ラッチ５８の出
力と確率レジスタ５６にそれぞれ接続される２組みの入
力を有する。コンパレータ６０の出力は、送信許可線Ｐ
ＥＲＭＴＳＳＩＯＮ　　ＴＸである。

（第４図から再び図示される）バッファ３４はバス３０
のアドレス及びデータ線に接続される。パラレルデータ
線３４Ａから構成されるバッファ３４の出力は、第４図
の変調器３５の一部として考えられる信号コンバータ回
路３５Ａの入力に接続される。回路３５Ａの出力はＦＳ
Ｋ変調器３５の入力に接続され、ＦＳＫ変調器３５の出
力はタイムアウト制御回路３６に接続され、タイムアウ
ト制御回路３６はフィルタ２３に接続される出力線５９
を有する。送信機制御回路５１のＴｒ（ＯＮ／ＴＲＯＦ
Ｆ出力は信号コンバータ回路３５Ａ及びタイムアウト制
御回路３６に接続される。ゼロが挿入されたことを示す
指示子を伝送するための線ｌＮ５ＺＥＲＯは回路３５Ａ
から送信機制御回路５１に接続されろ。（第４図から再
び図示される）クロック分配器３３は、変調器３５、回
路３５Ａ及び制御回路５１の各クロックＣ１人力に接続
されるとともに、同様に、８分配回路３３Ａを介してバ
ッファ３４のバイトクロック人力に接続される出力を有
する。

上述された回路の動作は以下の通りである。中央プロセ
ッサは、ヘッドエンド（仮定可能フラグ、ＣＲＣ及びも
し必要であればゼロ挿入のデータを除いて）並びにＰｒ
ｔＢＳ変換器に送信すべきデータのパケットを形成する
。次いで、上記パケットがマイクロプロセッサからバス
３０を介してバッファ３４にロードされる。送信機制御
回路５１は、ロードされたバッファの一部を示すパケッ
トが伝送のために準備完了状態であることがバスを介し
て通知される。

送信機制御回路は、ビジービット抽出回路３２から受信
されるビジービットをモニタする。もしビジービットが
アイドル状態を示しているならば、乱数発生器５７の出
力信号をラッチ５８に出力することを停止するために、
送信機制御回路は、ラッチ５８に接続されるビジービッ
トアイドル線上にコマンドを送信する。ラッチ５８の出
力は、受信された数を確率レジスタ５６の出力信号と比
較するコンパレータ６０によって、受信される。

もし確率レジスタの数が乱数発生器の数よりも大きいな
らば、このとき伝送を可能にするためにイネーブル信号
が送信許可線ＰＥＲＭＩＳＳＩＯＮ　　ＴＸに印加され
る。（ランダム発生器の出力信号を確率レジスタの出力
信号と比較することを用いることよりはむしろ、幾何学
的分配器を用いることができる。そのような分配器は、
例えばＸ個のタイムスロットの後に１を禁止することを
送信のスケジュールに組み込むことができ、ここで、Ｘ
は、幾何学的分配アルゴリズムを用いて確率レジスタの
値に従って発生される。）送信許可イネーブル信号が受信されたとき（ＰＥＲＭＩ
ＳＳ！ＯＮ　　ＴＸがオンとなったとき）、送信機制御
回路５１は送信イネーブル信号をＴＲ０Ｎ／ＴＲ０ＦＦ
線に印加し、また信号コンバータ回路３５Ａを介してデ
ータを送信し始めることをバスを介してバッファ３４に
通知する。

回路３５Ａはバッファ３４から出力されるパラレル人力
信号をシリアル信号に変換し、ＰｒｔＢＳシーケンスに
変換されたパケットに公知の方法でプリアンプル、フラ
グ、複数ビットのゼロ、フレームチエツクシーケンス（
ＣＲＣ）を挿入し、データを、データが最少周波数偏移
変調される変調器３５を介して、さらにタイムアウト制
御回路３６及び線５９を介して狭いＦＳＫ信号通過帯域
フィルタ２３に送信され、該フィルタ２３からデータが
同軸ケーブル２に印加される。（第４図）その間、送信
機制御回路は受信されたビジービットをモニタする。も
し送信機制御回路がビジー又はアイドルのいずれかを検
出したならば、連続して伝送を可能にする。しかしなが
ら、もし送信機制御回路が衝突ビジービット信号を検出
したならば、ＴＲ０Ｎ／ＴＲ０ＦＦ信号が、タイムアウ
ト制御回路３６を停止させるとともにバッファに対して
次の送信を初めから開始すべく再び初期化させる”禁止
”に変化される。送信機制御回路はまた衝突カウンタ５
４をインクリメントするための信号を送出する。衝突カ
ウンタ５４は衝突の数が予め決められた衝突の最大数（
例えば１６）を越えているか否かの比較を行う。もし衝
突の数がこの最大数を越えているならば、送信機制御回
路はＴＲＣ０ＬＬ線にリストア回路５３に印加される０
送信衝突。

信号を送出する。これに応答してリストア回路はバック
アップ係数回路５５を初期化し、衡突カウンタ５４にＯ
をセットするとともに確率レジスタ５６に１をセットす
る。またリストア回路は現在の状態を送信機制御回路５
１に書き込むための信号を送信機制御回路５１に出力し
、マイクロプロセッサに対して送信機制御回路５１にお
ける状態を蓄積するレジスタを読み出させるために、マ
イクロプロセッサに割り込みをかける。このとき、マイ
クロプロセッサは、送信機制御回路５１に対して、再送
信するか、待機するかなどの制御を行う。

もし衝突の数が衝突の最大数を越えていないならば、確
率レジスタ５６は、衝突カウンタ５６の制御のもとてバ
ックアップ係数回路５５から供給されここでバックオフ
係数として参照される係数にでデクリメントされる。確
率レジスタはバックオフ係数（例えば１，２又は３）だ
けシフトされ、レディＲＤＹ信号が、（非常に高速で１
ナノ秒以下で）送信機制御回路５１に送り戻される。こ
のとき送信機制御回路５１は次の組みのアイドルビジー
ビットを待機しこのプロセスを繰り返す。

上記確率の変更は伝送の可能性を減少させる。

従って、ネットワークにおけるトラフィック量が増加し
ているとき衝突が増大し、任意の加入者局による伝送の
確率が減少され、自動的にトラフィックを制御すること
ができる。衝突を生じさせるある最大数を越えてネット
ワークにアクセスを試みる加入者局が増加すると、ネッ
トワークに対する各局のアクセス速度がさらに減少する
。

送信機制御回路の詳細な動作について、図式的な構造を
図示する第７Ａ図及び第７Ｂ図を参照して以下に説明を
行う。マイクロプロセッサからフリップフロップ６５の
Ｄ入力に接続されるＲＱＴＲＡＭ入力線は、フレームが
バッファ３４にロードされていることを示すためにマイ
クロプロセッサによってオンにセットされ、送信の準備
完了状態となる。アイドル線がビジービット抽出回路３
２からパルスを受信するとき、該パルスは、アンドゲー
ト６６の第２の入力に接続されるＲＤＹ線がオンである
という条件のもとでアンドゲート６６をイネーブルする
。ＲＤＹ線は、衝突カウンタのインクリメントの時間中
を除いてバックオフ係数回路５５によってオンに保持さ
れ、衝突の検出に続いて、確率のバックオフのプロセス
が行なわれる。

その結果アンドゲート６６から出力される出力パルスが
、（コンパレータ５８から出力される送信許可線からの
人力Ｐ　Ｅ　ＲＭＴ　Ｘがオフであると仮定していると
き）オアゲート６７を通過し、フリップフロップ６５を
動作状態にさせる。フリップフロップ６５のＱ出力はフ
リップフロップ６８のＤ入力に接続され、このフリップ
フロップ６８がまた動作状態とされる。その結果、ピノ
−ビットアイドル線をオンにセットする。このビジービ
ットアイドル線がラッチ５８及びコンパレータ６０の各
イネーブル入力に接続されているので、乱数発生器５７
の出力がラッチされ、レジスタ５６から出力される確率
値と比較される。もし乱数発生器の出力が確率レジスタ
における伝送値の確率よりら小さいか又は等しいならば
、許可送信線ＰＥＲＭＴＸがオンにセットされる。

もし許可送信線Ｐ　Ｅ　ＲＭＴ　Ｘがオンであるならば
、これによって信号がオアゲート６７を通過することを
妨げ、アイドル線上の任意の別の動作の信号がアンドゲ
ート６６を通過することを妨げる。

しかしながら、許可送信線Ｐ　Ｅ　ＲＭＴ　Ｘがオンと
なるとき、Ｔ　ＲＯＮ／Ｔ　ＲＯＦ　Ｐ線とフリップフ
ロップ７０のデータ人力に接続されるＱ入力を有するフ
リップフロップ６９を動作状態とさせる。

従って、フリップフロップ６９のＱ出力は、送信を開始
させるための、ＴＲ０Ｎ／ＴＲ０ｒ’Ｐ線上の送信オン
又は送信オフ信号を確立させる。

フリップフロップ６８のＱ出力はアンドゲート７１を介
してフリップフロップ６５をリセットするために用いら
れる。

もし乱数発生器の出力信号が確率レジスタの値の数より
も大きいならば、このとき送信許可線ＰＥＲＭＴＸ信号
がオフのままとなり、アイドル線上の次のビジービット
アイドル信号がアンドゲートロ６を通過することを可能
にさせる。

もし上述のプロセスの結果ＴＲ０Ｎ線上の信号がオンと
なるならば（フリップフロップ６９のＱ出力がオンとな
るならば）、このときＴＲ０Ｎ信号が信号コンバータ回
路３５Ａ及びタイムアウト制御回路３６に印加されると
ともに同様にバッファ３４に印加されているので、送信
可能状態となる。

その間、らしビジービット抽出回路３２からの衝突線Ｃ
０ＬＬ上の信号が衝突か生じていないことを示している
ならば、バッファにおける最後のバイトが送信されるま
で伝送が続けられる。これに続いて、バッファ３４から
入力されるＶＩＤ線上の信号がオンとなり、この信号は
最後のビットがタイムアウト回路３６からネットワーク
に立ち去ることを可能にするための計数プロセスを開始
させる。ＶｒＤ線は、オアゲート７３を介してカウンタ
７２の入力に接続されるため、フリップフロップ７０の
ず線を介してモジュロ３２カウンタ７２をイネーブルす
る。上記計数動作に続いて、カウンタ７２はフリップフ
ロップ７３Ａを動作状態とさ仕、該フリップフロップ７
３ＡはＴｒｔＯＫ線上の信号をハイにセットさせ、この
ハイ信号がフリップフロップ７４のクロック人力に印加
され、従ってその状態が保持される。ＴＲ０Ｋ線はまた
ノアゲート７５の１つの入力に接続され、ノアゲート７
５の出力はフリップフロップ６９のリセット入力に接続
されろ。従って、フリップフロップ６９かリセットされ
たとき、ＴＲ０ＦＦ線を、信号コンバータ回路３５Ａ、
タイムアウト制御回路３６及びバッファ回路をリセット
する状態に、変化させる。

もし衝突が生じたとき、ビジービット抽出回路３２から
接続されるＣ０ＬＬ線はハイとなる。このＣ０ＬＬ線は
ノアゲート７５の他の人力に接続されるので、Ｃ０ＬＬ
線がハイとなるとき、フリップフロップ６９の状態が変
化し、該フリップフロップ６９のＱ出力がオフとなる。

これによって、ＴＲ０Ｎ／ＴＲ０ＦＦ線がオフとなり、
このオフ信号は再び信号コンバータ回路３５Ａ、タイム
アウト制御回路３６及びバッファ３４をリセットする。

さらに、インクリメント衝突信号が、アンドゲート７６
の１つの入力に印加されるＧＯＬＬ信号によってｌＮＣ
Ｃ０ＬＬ線上に発生され、（もし送信中であるならば、
フリップフロップ６９の。出力はハイとなる。）ここで
、フリップフロップ６９のＱ出力がアンドゲート７６の
他の入力に接続される。ｌＮＣＣ０ＬＬ！は第６図にお
いて参照される衝突カウンタ５４に接続される。従って
、衝突カウンタはインクリメントされる。ｌＮＣＣ０Ｌ
Ｌ線はＲＤＹ線上のＲＤＹ信号をオフにさせる。このＲ
ＤＹ線はアンドゲート６６の第２の入力に接続される。

その結果、生じた衝突の数のチエツクが行なわれるまで
、ビジービットアイドル線上の任意の信号レベルが抑制
され、もし衝突の数が上記最大数を越えていないならば
、確率レジスタのシフトによって確率係数がバックオフ
される。

このプロセスが完了したとき、ＲＤＹ信号かオンにセッ
トされ、ＩＤＬＥ線上のアイドルピノ−ビットの到着に
応答してビジービットアイドル線が能動状態になること
が可能になる。もし衝突の数か上記最大数を越えていな
いならば、この状態は、後述されるように送信機制御レ
ジスタＲ５において保持される。

衝突カウンタ５４（第７Ｂ図）から出方されるＣ０ＬＬ
ＥＸＣ線はフリップフロップ７７のクロック入力に接続
される。フリップフロップ７４及び７７のＱ出力はとも
にオアゲート７８の入力に接続され、該オアゲート７８
の出力は割り込み線ｒＮＴＲである。従って、もしＴＲ
０Ｋ線上において衝突状態とならず伝送が完了するなら
ば、もしくは衝突の数がＣ０ＬＬＥＸ線上において越え
るならば、割り込み信号がゲート７８を介してｌＮＴＲ
線に現れる。マイクロプロセッサにおけるこの割り込み
線はＣＰＵに対して送信機制御回路の状態をチエツクさ
せる。Ｉ　ＮＴＲ０Ｋ線によって示されているフリップ
フロップ７４のＱ出力と、ＩＮＴＲＥＸＣ線によって示
されているフリップフロップ７７のＱ出力を、マイクロ
プロセッサによるチエツクを行うためのレジスタに接続
することが可能である。■ＮＴＲＥｘｃＮＴＲ０Ｋ線は
衝突数が予め決められた値を越えたことを示しており、
ｌＮＴＲ０Ｋ線上の信号は伝送が衝突なしに完了したこ
とを示している。ノアゲート８１は、カウンタ７２とフ
リップフロップ７０のリセット人力に接続される出力を
有するとともに、Ｃ０ＬＬ線に接続される１つの人力と
、インバータ８０に接続されるもう１つの人力を有し、
ここで、インバータ８０はＲＳＴＯ線とアンドゲート７
１の１つの入力に接続される入力を有する。このことは
、フリップフロップ７０とカウンタ７２が、Ｃ０ＬＬ信
号がハイ又はＲ９ＴＯ上のリセット信号がハイとなった
ときにリセットされないことを確立している。

上記回路への他の入力線は、オア回路７３に接続される
クロックＣ１，オアゲート７３に接続されるＩ　Ｎ５Ｚ
ＥＲＯ線、並びに（マイクロプロセッサから接続される
）ＲＳＴ線からオアゲート７９を介してフリップフロッ
プ７４及び７７のリセット入力に接続されるリセット線
、及びバスから接続されるＬＲＣＴＲＬ線である。リセ
ットクロック及び挿入ゼロ人力は、上述の記述を理解す
る当業者によって理解され、さらに説明を行う必要はな
い。

従って、上記回路は明らかに、ヘッドエンドからすべて
の加入者端末に出力されるビジービットを受信するのに
応答して、ヘッドエンドへのデータ信号の伝送における
加入者端末の動作を制御する。この制御はまた明らかに
、伝送の前に、ネットワークによって伝送されるトラフ
ィック密度を制御する待機時間を確立する。トラフィッ
ク密度が制御され、ネットワークを捕捉して受信機から
データ信号を信頼して受信することが確実になったとき
、信頼できる上りの伝送を行うことができることがわか
った。

上述の記述を理解する当業者はここで記述された原理を
用いて設計における変形例を考えるかもしれない。すべ
ては、上述した特許請求の範囲において定義される発明
の範囲内であると考えられる。

【図面の簡単な説明】

第１図は本発明による２方向ケーブル通信ネットワーク
のブロック図であり、第２図は時間に対する下りのデータ列を図示し、第３図
は時間に対するデータパケットを図示し、第４図は本発
明による加入者端末のブロック図であり、第５図は第４図で図示された抽出論理回路のブロック図
であり、第６図は第４図で図示された媒体アクセス回路のブロッ
ク図であり、第７Ａ図及び第７Ｂ図は加入者端末における送信機制御
回路のブロック図である。ｌ・・・ヘッドエンド、２・・・同軸ケーブル、３・・・加入者端末、４・・・中継増幅器、５・・・スプリッタ、６・・・終端器、７．９．１０・・・フィルタ、８・・・変調器、１１・・・復調器、１２・・・衝突検出器、１３・・・通信コントローラ、２２．２３・・・フィルタ、２４・・・テレビジョンチューナ／アナログ回路、２５
・・・変調器、２６・・・テレビジョンセット、２７・・・デジタル復調器、２９・・・プロセッサ、３０・・・バス、３１・・・他のデジタル回路、３２・・・ｔＥｃ抽出論理回路、３３・・・Ｎ分配器、３４・・・バッファ、３５・・・変調器、３５Ａ・・・信号コンバータ回路、３６・・・タイムアウト回路、３７・・・媒体アクセス回路、４０・・・デスクランブラ、４１・・・ビットカウンタ、４２・・・決定フラグ回路、４３・・・ゼロ抽出回路、４４・・・ＩＥＣ抽出回路、４５・・・カウンタ及びインターバル制御抽出回路、４
６・・・デコードＩＥＣ回路、５１・・・送信機制御回路、５２・・・アドレスデコーダ、５３・・・リストア回路、５４・・・衝突カウンタ、５５・・・バックオフ係数回路、５６・・・確率レジスタ、５７・・・乱数発生器、５８・・・ラッチ、６０・・・コンパレータ。特許出願人　ビデオトロン・リミテー代理人　弁理士　前出　葆ほか１名

Claims

【特許請求の範囲】

（１）（ａ）ヘッドエンドと、（ｂ）上記ヘッドエンドに接続され上記ヘッドエンドか
ら複数の加入者局に下りの信号を伝送しかつ加入者局か
らヘッドエンドに上りのデータ信号を伝送するための２
方向伝送ネットワークと、（ｃ）ヘッドエンドに設けられ加入者局から受信される
信号間の衝突を検出しかつ衝突信号を発生するための手
段と、（ｄ）ヘッドエンドに設けられ上記衝突を示すデータ信
号の状態ビットを伝送システム上の下り方向に伝送する
ための手段とを備え、これによって、加入者局による衝突の検出に応答して伝
送の停止を可能にすることを特徴とする２方向ケーブル
通信システム。
（２）上記衝突検出器が任意の加入者局から信号が受信
されたか否かを検出しかつそれぞれビジー又はアイドル
状態信号を発生するための手段を含み、上記伝送手段が
、上記衝突、上記アイドル、又は上記ビジー状態を示す
データ信号の上記状態ビットを発生することを特徴とす
る請求項第１項記載のシステム。
（３）上記データの状態ビットが下りのデータ信号の分
割されたタイムスロットで繰り返し伝送されることを特
徴とする請求項第２項記載のシステム。
（４）最大往復伝搬遅延時間が、下りと上りの両方向で
ネットワークの最長に遅延されたエンドに対する伝送ル
ープにおけるすべての構成要素の遅延時間の和によって
定義され、状態ビットの連続するグループ間の時間周期
が少なくとも上記伝搬遅延時間と同一の長さであること
を特徴とする請求項第３項記載のシステム。
（５）各加入者からの上りデータ信号が同一の周波数帯
域内にあることを特徴とする請求項第２項、第３項、又
は第４項記載のシステム。
（６）各加入者からの上りのデータ信号が同一の周波数
で周波数偏移変調されることを特徴とする請求項第２項
、第３項又は第４項記載のシステム。
（７）各加入者からの上りのデータ信号が同一の周波数
帯域内にあり、さらに上りのデータの周波数帯域の通過
帯域と同様の通過帯域を有し下りの信号を通過させるこ
とを可能にしつつネットワークの各ブランチにおける上
りの伝送方向で接続される狭帯域フィルタを備えること
を特徴とする請求項第２項、第３項又は第４項記載のシ
ステム。
（８）各加入者からの上りのデータ信号が同一の周波数
で周波数偏移変調され、さらに上記周波数偏移の周波数
を含む通過帯域を有し下りの信号を通過させることを可
能にしつつネットワークの各ブランチにおける上りの伝
送方向で接続される多重狭帯域フィルタを備えることを
特徴とする請求項第２項、第３項又は第４項記載のシス
テム。
（９）加入者局から受信される信号が同様の周波数で周
波数偏移変調され、上記周波数を含む狭い帯域通過周波
数を有しネットワークのブランチに接続される上りのフ
ィルタをさらに含むことを特徴とする請求項第１項、第
２項又は第４項記載のシステム。
（１０）２方向ケーブル通信システムにおいて用いるた
めの加入者端末であって、（ａ）２方向伝送ネットワークから信号の衝突、ビジー
又はアイドルを含む上記ネットワークの状態を示す状態
ビットのデータ信号を繰り返し受信するための手段と、（ｂ）上記ネットワークを介してヘッドエンドに伝送す
べきデータ信号を定式化しかつ蓄積するための手段と、（ｃ）上記ネットワークを介して上記ヘッドエンドにデ
ータ信号を伝送するための手段と、（ｄ）上記伝送するための手段を制御するための手段と
を備え、（ｅ）上記制御するための手段が、上記状態ビットを受
信しかつデータ信号を予め決められた確率Ｐで伝送を可
能にするための手段と、受信された信号衝突状態信号の
数を計数しかつそれに応じて上記確率Ｐを調整するため
の手段を備えたことを特徴とする加入者端末。
（１１）上記確率Ｐが係数Ｋの約分によって調整され、
ここでＰ＝Ｐ／Ｋであることを特徴とする請求項第１０
項記載の端末。
（１２）上記制御するための手段が、もし受信された信
号衝突状態信号の数が予め決められた最大数を越えるな
らばある時間周期の間伝送を抑制し、これに応答して全
体のデータ信号の再伝送を再初期化するための手段を含
むことを特徴とする請求項第１１項記載の端末。
（１３）上記完了信号の伝送に続いて確率Ｐを１にリセ
ットすることを特徴とする請求項第１２項記載の端末。
（１４）上記制御するための手段が、連続するタイムス
ロットにおいてデータ信号からビットの連続する状態グ
ループを繰り返し抽出し、状態グループのビットを復号
化し、上記伝送を可能にするための手段の動作のために
対応するラインに復号化の結果として生じる衝突、ビジ
ー及びアイドル信号を出力するための手段を含むことを
特徴とする請求項第１０項記載の端末。
（１５）２方向ＣＡＴＶ通信システムにおいて用いるた
めのヘッドエンドであって、（ａ）下りのデータ信号を受信しかつ上記下りのデータ
信号を含むマスタデータ信号を発生するための通信コン
トローラと、（ｂ）種々のテレビジョン信号及び上記マスタデータ信
号を受信しかつそれらの信号を同軸ケーブルに接続され
る上りのエンドに対して予め決められたチャネルで印加
するための変調器と、（ｃ）上記同軸ケーブルに接続される上りのエンドから
もう１つの予め決められたチャネルで上りのデータ信号
を受信しかつ別の処理のために復調されたデータ信号を
出力するための復調器と、（ｄ）上記同軸ケーブルに接続された上りのエンドから
上記もう１つの予め決められたチャネルで上記データ信
号を受信し、上記データ信号における監視信号を検出し
、上記同軸ケーブルに接続される下りの多重信号源から
受信される信号間の衝突を決定し、その場合上記通信コ
ントローラに対して上記衝突の指示子を出力し、監視信
号を発生して上記監視信号を上記通信コントローラに出
力するための衝突検出器とを備え、（ｅ）上記通信コントローラが、上記マスタデータ信号
の一部として後者の監視信号を出力するための手段を含
み、これによって、上記衝突が検出されたとき、予め決めら
れた衝突監視信号が衝突検出器において発生され、上記
衝突監視信号が下り方向で上記多重信号源によって検出
される上記ケーブルに印加されることを特徴とするヘッ
ドエンド。
（１６）上記同軸ケーブルに接続される上りのエンドに
印加される監視信号が、少なくともビジー、アイドル及
び衝突の状態を示し、上りのデータ信号を伝送するため
の上記もう１つの予め決められたチャネルがビジー、ア
イドルであること、もしくは多重信号が同時に受信され
て汚損されることを示すための状態データビットから構
成され、上記状態ビットが、上記同軸ケーブルの上りの
エンドから上記監視信号を検出することに応答して上記
衝突検出器によって発生されることを特徴とする請求項
第１５項記載のヘッドエンド。
（１７）上記衝突検出器が上記衝突を広帯域で検出する
ための手段を含むことを特徴とする請求項第１６項記載
のヘッドエンド。
（１８）上記通信コントローラが、状態ビットのバイト
と下りのデータ信号とを、高速度のタイムスロットに分
割されたデータチャネルに出力し、上記状態ビットのバ
イトが各タイムスロットの最初に出力されるように出力
するための手段を備え、上記状態ビットのバイト間の時
間間隔が少なくともＣＡＴＶ通信システム内の最大往復
伝搬遅延時間と同じ長さであることを特徴とする請求項
第１６項記載のヘッドエンド。
（１９）同軸ケーブルネットワークが、上りのエンドを
有し上記ヘッドエンドと複数の加入者端末に接続され、
各加入者端末が、（ｉ）上記上りデータチャネルのビジー、アイドル又は
衡突を示す上記状態ビットのバイトを含む上記マスタデ
ータ信号を受信するための手段と、（ｉｉ）上記ネットワークを介して上記ヘッドエンドに
伝送すべきデータ信号を定式化しかつ蓄積するための手
段と、（ｉｉｉ）上記ネットワークを介して上記ヘッドエンド
にデータ信号を伝送するための手段と、（ｉｖ）上記伝送するための手段を制御するための手段
とを備え、（ｖ）上記制御するための手段が、状態ビットを受信し
かつ予め決められた確率Ｐで上記データ信号の伝送を可
能にするための手段と、受信された信号衝突状態信号の
数を計数しかつこれに応答して上記確率Ｐを調整するた
めの手段を備えたことを特徴とする請求項第１６項、第
１７項、又は第１８項記載のヘッドエンドとの組合せ装
置。
（２０）上記確率Ｐが係数Ｋの約分によって調整され、
ここでＰ＝Ｐ／Ｋであることを特徴とする請求項第１９
項記載の端末。
（２１）上記制御するための手段が、もし受信された信
号衝突状態信号の数が予め決められた最大数を越えるな
らばある時間周期の間伝送を抑制しこれに応答して全体
のデータ信号の再伝送を再び初期化するための手段を含
むことを特徴とする請求項第２０項記載の端末。
（２２）上記全体の完了データ信号の伝送に続いて、上
記確率Ｐが１にリセットされることを特徴とする請求項
第２１項記載の端末。
（２３）上記制御するための手段が、連続するタイムス
ロットにおけるデータ信号から連続するビットの状態グ
ループを繰り返し抽出し、上記ビットの状態グループを
復号化し、復号化の結果生じる上記伝送を可能にする手
段の動作のために対応するライン上に復号化の結果生じ
る衝突、ビジー、及びアイドル信号を出力するための手
段を含むことを特徴とする請求項第１９項記載の端末。
（２４）（ｉ）データバスと、（ｉｉ）上記データ信号のパケットを定式化するための
手段がプロセッサとその制御入力を備え、上記蓄積する
ための手段がバッファメモリを備え、上記プロセッサと
バッファメモリがともにデータバスを介して接続され、
これによって上記プロセッサがバッファメモリに伝送す
べきデータのパケットを通過させ、（ｉｉｉ）上記バッファメモリの出力に接続される入力
を有し上記定式化されたデータ信号を受信するための変
調器と、（ｉｖ）上記変調器から上記変調された信号を受信する
ためにデータ信号の伝送間隔を制御し、上記制御するた
めの手段からの制御入力を有し、上記ネットワーク上に
上りのデータ信号を伝送するためのタイムアウト回路を
備え、（ｖ）上記バッファメモリがまた上記制御するための手
段からの制御入力を含み、これによって、状態ビットと上記確率Ｐを受信する結果
として、データ信号のパケットの受信と上記ネットワー
ク上の上記信号の伝送が上記コントローラによって制御
されることを特徴とする請求項第１０項記載の端末。
（２５）上記ネットワークによって伝送される他の信号
から上記データ信号を分離するためのフィルタ手段と、
上記データ信号を復調するためのデジタル復調器と、上
記データ信号から状態ビットを抽出しかつ上記状態ビッ
トを上記制御するための手段に印加するための状態ビッ
ト抽出回路を含むことを特徴とする請求項第２４項記載
の端末。
（２６）上記制御するための手段が、上記伝送ネットワ
ークから衝突状態ビットを受信するとき、データ信号の
伝送中又は前に伝送を抑制するための手段を備えたこと
を特徴とする請求項第１０項、第２４項、又は第２５項
記載の端末。
（２７）上記制御するための手段が、上記伝送ネットワ
ークから衝突状態ビットを受信するときデータ信号の伝
送中又は前に伝送を抑制し、衝突カウンタをインクリメ
ントし、上記衝突カウンタによって蓄積された計数値が
予め決められた最大数以下であるとき上記確率Ｐをより
小さい値に調整し、上記衝突計数値が上記予め決められ
た最大数を越えたとき上記確率Ｐを予め決められた小さ
な値又は小さな値のランダムな数のいずれかである値に
リセットするための手段を備えたことを特徴とする請求
項第１０項、第２４項、又は第２５項記載の端末。
（２８）上記制御するための手段が、上記伝送ネットワ
ークから衝突状態ビットを受信するときデータ信号の伝
送中又は前に伝送を抑制し、衝突カウンタをインクリメ
ントし、上記衝突カウンタによって蓄積された計数値が
予め決められた最大数以下であるとき上記確率Ｐをより
小さい値に調整し、上記衝突計数値が上記予め決められ
た最大数を越えたとき上記確率Ｐを予め決められた小さ
な値又は小さな値の乱数のいずれかである値にリセット
し、データ信号のパケットの伝送に続いて衝突カウンタ
を０にかつ上記伝送確率Ｐを１に初期化するための手段
を備えたことを特徴とする請求項第１０項、第２４項、
又は第２５項記載の端末。
（２９）上記制御するための手段が、上記状態ビットを
受信するための手段と、乱数発生器と、上記乱数発生器
の出力をラッチするラッチと、送信機制御回路に接続さ
れ状態ビットによって示される衝突の数を計数するため
の衝突カウンタと、上記衝突カウンタに接続される入力
を有する計数計算回路と、上記確率レジスタの出力を受
信するための確率レジスタを備え、増加された衝突計数
値を用いて上記係数計算回路によってインクリメントさ
れるとき上記確率レジスタに格納された確率信号の値が
減少され、上記制御するための手段はまた、上記状態ビ
ットがアイドルチャネルを示すとき上記ラッチにおける
値をそのまま凍結させるための手段と、上記ラッチにお
ける信号のデータ値を上記確率レジスタにおけるデータ
値と比較するためのコンパレータを含み、上記確率レジ
スタにおける値が上記ラッチにおける値よりも大きいと
き上記データ信号をネットワークに伝送することを可能
にすることを特徴とする請求項第１０項、第２４項、又
は第２５項記載の端末。
（３０）上記制御するための手段が、上記状態ビットを
受信するための手段と、乱数発生器と、上記乱数発生器
の出力をラッチするラッチと、送信機制御回路に接続さ
れ状態ビットによって示される衝突の数を計数するため
の衝突カウンタと、上記衝突カウンタに接続される入力
を有する計数計算回路と、上記確率レジスタの出力を受
信するための確率レジスタを備え、これによって増加さ
れた衝突計数値を用いて上記係数計算回路によってイン
クリメントされるとき上記確率レジスタに格納された確
率信号の値が減少され、上記制御するための手段はまた
、上記状態ビットがアイドルチャネルを示すとき上記ラ
ッチにおける値をそのまま凍結させるための手段と、上
記ラッチにおける信号のデータ値を上記確率レジスタに
おけるデータ値と比較するためのコンパレータを含み、
上記確率レジスタにおける値が上記ラッチにおける値よ
りも大きいとき上記データ信号をネットワークに伝送す
ることを可能にし、続いて衝突状態ビットを受信したと
き伝送を抑制し、全体のデータ信号の最初から全体のデ
ータ信号の伝送を可能にし、上記衝突カウンタをインク
リメントし、上記確率レジスタをデクリメントさせると
ともに、上記コンパレータにおいてその値の比較を行わ
せ、もし上記確率レジスタにおける値が上記ラッチにお
ける値を越えるならばアイドル状態ビットの受信に続い
て上記伝送を可能にし、もし衝突の数が予め決められた
最大数を越えるならば、衝突カウンタを０にセットし、
上記係数計算回路を初期化するとともに、確率レジスタ
を１に初期化し、次いで、初期の小さな伝送確率で再伝
送するまで伝送が抑制されることを特徴とする請求項第
１０項、第２４項、又は第２５項記載の端末。