JPH01282918A - ピーク検出回路 - Google Patents
ピーク検出回路Info
- Publication number
- JPH01282918A JPH01282918A JP11159088A JP11159088A JPH01282918A JP H01282918 A JPH01282918 A JP H01282918A JP 11159088 A JP11159088 A JP 11159088A JP 11159088 A JP11159088 A JP 11159088A JP H01282918 A JPH01282918 A JP H01282918A
- Authority
- JP
- Japan
- Prior art keywords
- peak value
- detection circuit
- value detection
- peak
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバイポーラ信号方式によるベースバンドモデム
に係り、特に復調回路におけるピーク検出回路に関する
ものである。
に係り、特に復調回路におけるピーク検出回路に関する
ものである。
従来、バイポーラ信号方式によるベースバンドモデムの
復調回路においては、一つのピーク値検出回路の出力を
復調動作に使用するか、または二つのピーク値検出回路
を使用して何れか一方のピーク値検出回路の出力を選択
して復調動作に使用していた。
復調回路においては、一つのピーク値検出回路の出力を
復調動作に使用するか、または二つのピーク値検出回路
を使用して何れか一方のピーク値検出回路の出力を選択
して復調動作に使用していた。
従来のこの種のピーク検出回路の例を第２図および第３
図に示し説明する。
図に示し説明する。
第２図は一つのピーク値検出回路を使用した場合を示し
たものであり、第３図は二つのピーク値検出回路を使用
し之場合を示したものである。
たものであり、第３図は二つのピーク値検出回路を使用
し之場合を示したものである。
図において、１１は入力信号が印加される入力端子、１
２は一定の周期で入力端子１１よシの信号を交互に接続
するスイッチ回路、１３および１３−１．１３−２はピ
ーク値検出回路、１４は二つの入力のうち低い値を選択
し出力する比較回路、１５は出力信号が得られる出力端
子である。
２は一定の周期で入力端子１１よシの信号を交互に接続
するスイッチ回路、１３および１３−１．１３−２はピ
ーク値検出回路、１４は二つの入力のうち低い値を選択
し出力する比較回路、１５は出力信号が得られる出力端
子である。
上述した従来のピーク検出回路では、前者の一つのピー
ク値検出回路を使用してその出力を復調 ゛動作に使用
した場合は、受信信号に比べてピーク値の大きい外来雑
音が受信入力に印加された場合、ピーク検出回路の出力
が受信信号のピーク値より大きな値に変化して正常な復
調動作が行なわれないという課題があった。
ク値検出回路を使用してその出力を復調 ゛動作に使用
した場合は、受信信号に比べてピーク値の大きい外来雑
音が受信入力に印加された場合、ピーク検出回路の出力
が受信信号のピーク値より大きな値に変化して正常な復
調動作が行なわれないという課題があった。
この場合、一定の時間のあいだに、受信信号に比べてピ
ーク値の大きい外来雑音が受信信号に印加された時その
外来雑音が印加された後の復調動作が正常に行なわれな
くなる確率は１００％である。
ーク値の大きい外来雑音が受信信号に印加された時その
外来雑音が印加された後の復調動作が正常に行なわれな
くなる確率は１００％である。
また、後者の二つのピーク値検出回路の出力を選択して
復調動作に使用した場合には、受信信号に比べてピーク
値の大きい外来雑音が受信入力に印加された場合に正常
な復調動作が行なわれなくなる確率は上記１つのピーク
値検出回路の出力を使用した場合に比較して低く改善さ
れるが、外来雑音の発生確率が高くなると正常な復調動
作が行なわれなくなるという課題があり、さらに改善の
必要がある。
復調動作に使用した場合には、受信信号に比べてピーク
値の大きい外来雑音が受信入力に印加された場合に正常
な復調動作が行なわれなくなる確率は上記１つのピーク
値検出回路の出力を使用した場合に比較して低く改善さ
れるが、外来雑音の発生確率が高くなると正常な復調動
作が行なわれなくなるという課題があり、さらに改善の
必要がある。
本発明のピーク検出回路は、第１および第２のピーク値
検出回路を有し、この第１および第２のピーク値検出回
路の入力に一定の周期で入力端子よりの信号を交互に接
続するスイッチ回路と、上記第１および第２のピーク値
検出回路の出力のうち出力値が低いピーク値検出回路を
選択し出力端子に接続する比較回路とによシ構成される
ピーク検出回路において、上記比較回路によって出力値
の高いピーク値検出回路を初期値にリセットする手段を
備えてなるものである。
検出回路を有し、この第１および第２のピーク値検出回
路の入力に一定の周期で入力端子よりの信号を交互に接
続するスイッチ回路と、上記第１および第２のピーク値
検出回路の出力のうち出力値が低いピーク値検出回路を
選択し出力端子に接続する比較回路とによシ構成される
ピーク検出回路において、上記比較回路によって出力値
の高いピーク値検出回路を初期値にリセットする手段を
備えてなるものである。
本発明においては、外来雑音による異常値を保持したピ
ーク値検出回路を初期値にリセットする。
ーク値検出回路を初期値にリセットする。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明によるピーク検出回路の一実施例を示す
ブロック図である。
ブロック図である。
図において、１は入力信号が印加される入力端子、２は
ピーク値検出回路３−１．３−２の入力に一定の周期で
入力端子１よりの信号を交互に接続するスイッチ回路、
４はピーク値検出回路３−１゜３−２の出力のうち出力
値が低いピーク値検出回路を選択し出力端子５に接続す
る比較回路である。
ピーク値検出回路３−１．３−２の入力に一定の周期で
入力端子１よりの信号を交互に接続するスイッチ回路、
４はピーク値検出回路３−１゜３−２の出力のうち出力
値が低いピーク値検出回路を選択し出力端子５に接続す
る比較回路である。
そして、スイッチ回路２の２つの出力はそれぞれピーク
値検出回路３−１．３−２の各入力に接続され、このピ
ーク値検出回路３−１．３−２の各出力は比較回路４に
接続されている。ま念、比較回路４は制御線６．７を介
してピーク値検出回路３−１゜３−２にそれぞれ接続さ
れ、この制御線６．７は比較回路４によって出力値の高
いピーク値検出回路を初期値にリセットする手段を構成
している。
値検出回路３−１．３−２の各入力に接続され、このピ
ーク値検出回路３−１．３−２の各出力は比較回路４に
接続されている。ま念、比較回路４は制御線６．７を介
してピーク値検出回路３−１゜３−２にそれぞれ接続さ
れ、この制御線６．７は比較回路４によって出力値の高
いピーク値検出回路を初期値にリセットする手段を構成
している。
つぎにこの第１図に示す実施例の動作を説明する。
まず、入力端子１に印加された入力信号はスイッチ回路
２を介して一定の周期で２つのピーク値検出回路３−１
．３−２にそれぞれ供給され、この各々のピーク値検出
回路３−１．３−２の出力は比較回路４によって低い値
が選択され、出力とされる。
２を介して一定の周期で２つのピーク値検出回路３−１
．３−２にそれぞれ供給され、この各々のピーク値検出
回路３−１．３−２の出力は比較回路４によって低い値
が選択され、出力とされる。
したがって、受信信号に比べてピーク値の大きい外来雑
音が印加された場合においてもそのとき入力に接続され
ているピーク値検出回路の出力が変化するが、もう一方
のピーク値検出回路が受信信号のピーク値を保持してい
る限り出力は正常に保たれる。
音が印加された場合においてもそのとき入力に接続され
ているピーク値検出回路の出力が変化するが、もう一方
のピーク値検出回路が受信信号のピーク値を保持してい
る限り出力は正常に保たれる。
つぎに、外来雑音の発生確率が高くなると、２つのピー
ク値検出回路３−１．３−２の両方が雑音のピーク値を
保持して出力が異常となるが、この実施例に示す回路で
は比較回路４によ９１回の外来雑音が印加され九後、そ
の外来雑音のピーク値を保持しているピーク値検出回路
を初期値にリセットしているので、出力が異常となる外
来雑音の発生確率の限界値を従来に比較して低くするこ
とができる。
ク値検出回路３−１．３−２の両方が雑音のピーク値を
保持して出力が異常となるが、この実施例に示す回路で
は比較回路４によ９１回の外来雑音が印加され九後、そ
の外来雑音のピーク値を保持しているピーク値検出回路
を初期値にリセットしているので、出力が異常となる外
来雑音の発生確率の限界値を従来に比較して低くするこ
とができる。
以上説明したように本発明は、２つのピーク値検出回路
を有し、各々のピーク値検出回路に入力端子よりの信号
を交互に接続しその出力を比較して出力とする回路にお
いて、外来雑音による異常値を保持したピーク値検出回
路を初期値にリセットすることによシ、ベースバンドモ
デムの復調動作が異常になるような値を出力する確率を
低くできる効果がある。
を有し、各々のピーク値検出回路に入力端子よりの信号
を交互に接続しその出力を比較して出力とする回路にお
いて、外来雑音による異常値を保持したピーク値検出回
路を初期値にリセットすることによシ、ベースバンドモ
デムの復調動作が異常になるような値を出力する確率を
低くできる効果がある。
第１図は本発明によるピーク検出回路の一実施例を示す
ブロック図、第２図および第３図は従来のピーク検出回
路の例を示すブロック図である。 １・・・・入力端子、２・・・・スイッチ回路、３−１
．３−２・ｅ・・ピーク値検出回路、４・・−・比較回
路、５・・・・出力端子、６，７・・・・制御線。
ブロック図、第２図および第３図は従来のピーク検出回
路の例を示すブロック図である。 １・・・・入力端子、２・・・・スイッチ回路、３−１
．３−２・ｅ・・ピーク値検出回路、４・・−・比較回
路、５・・・・出力端子、６，７・・・・制御線。
Claims (1)
- 第１および第２のピーク値検出回路を有し、この第１お
よび第２のピーク値検出回路の入力に一定の周期で入力
端子よりの信号を交互に接続するスイッチ回路と、前記
第１および第２のピーク値検出回路の出力のうち出力値
が低いピーク値検出回路を選択し出力端子に接続する比
較回路とにより構成されるピーク検出回路において、前
記比較回路によつて出力値の高いピーク値検出回路を初
期値にリセツトする手段を備えてなることを特徴とする
ピーク検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159088A JPH01282918A (ja) | 1988-05-10 | 1988-05-10 | ピーク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159088A JPH01282918A (ja) | 1988-05-10 | 1988-05-10 | ピーク検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01282918A true JPH01282918A (ja) | 1989-11-14 |
Family
ID=14565223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159088A Pending JPH01282918A (ja) | 1988-05-10 | 1988-05-10 | ピーク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01282918A (ja) |
-
1988
- 1988-05-10 JP JP11159088A patent/JPH01282918A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63115415A (ja) | クロック信号供給方法及び装置 | |
| JPH09507362A (ja) | 耐故障性ディジタル伝送システム | |
| JPH05276171A (ja) | 通信制御装置 | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH01282918A (ja) | ピーク検出回路 | |
| US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPH0854418A (ja) | トリガ回路 | |
| US4975774A (en) | Art processor in a picture-in-picture system | |
| JPH05160795A (ja) | ビット誤り率監視回路 | |
| JPS58151154A (ja) | 装置間伝送方式 | |
| JP3319845B2 (ja) | 入力断検出回路、通信装置および入力断検出方法 | |
| JP2754713B2 (ja) | 同期切替装置 | |
| JPH0396035A (ja) | 情報受信装置 | |
| KR0128556Y1 (ko) | 자동 전화통보기의 링백신호 검출회로 | |
| JP3231684B2 (ja) | データ転送システム | |
| JPH04137933A (ja) | フェージング検出方式 | |
| JPH0311834A (ja) | 断続的雑音防止装置 | |
| JPH01296838A (ja) | 外部入力のノイズ信号検出装置 | |
| JPS60106253A (ja) | デイジタル信号受信回路 | |
| JPS61111046A (ja) | 受信装置 | |
| JPH03228446A (ja) | トークンリングに於ける代替マスターノード選定回路 | |
| JPS63169141A (ja) | 伝送誤り検出回路 | |
| JPH036108A (ja) | 周波数変換回路 | |
| JPS62250747A (ja) | 双極性信号受信装置 |