[go: up one dir, main page]

JPH0396035A - 情報受信装置 - Google Patents

情報受信装置

Info

Publication number
JPH0396035A
JPH0396035A JP2161163A JP16116390A JPH0396035A JP H0396035 A JPH0396035 A JP H0396035A JP 2161163 A JP2161163 A JP 2161163A JP 16116390 A JP16116390 A JP 16116390A JP H0396035 A JPH0396035 A JP H0396035A
Authority
JP
Japan
Prior art keywords
comparator
input
output
receiving device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2161163A
Other languages
English (en)
Other versions
JP2858885B2 (ja
Inventor
Jean-Luc Lecocq
ジャン‐リュク・ルコック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Automobiles Peugeot SA
Renault SA
Regie Nationale des Usines Renault
Original Assignee
Automobiles Peugeot SA
Renault SA
Regie Nationale des Usines Renault
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Automobiles Peugeot SA, Renault SA, Regie Nationale des Usines Renault filed Critical Automobiles Peugeot SA
Publication of JPH0396035A publication Critical patent/JPH0396035A/ja
Application granted granted Critical
Publication of JP2858885B2 publication Critical patent/JP2858885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上坐剋且分國 本発明は、2つの容量的に結合された情報伝送ラインを
伝わる情報を受信するための、特に自動車用の受信装置
に関するものである。
従来技歪 このタイプの情報受信装置は、現行技術では既に周知と
なっており、そしてこの装置は、例えば自動車の情報伝
送ネットワークに用いるエレクトロニソク・モジュール
内に組込まれている。その装置は、比較器を備えており
、その各入力は、情報伝送ラインからの信号を受けるよ
うになっており、またそれは、そのライン上に情報が無
い場合にこの装置が情報の特権項目を出力する(劣性状
態と呼ぶ)、ようにバイアスされるようになっている。
その現行技術では、その比較器の各入力は、コンデンサ
を介して一つの情報伝送ラインに接続し、また一つの抵
抗器を介して電源へそして別の抵抗器を介してアースに
接続するようになっている.この比較器のそれら入力を
バイアスする抵抗器は、2つの情報伝送ライン上で同し
時定数を維持するようにそれら抵抗器とコンデンサとの
一対化を保ちつつ、比較器のそれら入力端子の所で異な
るバイアス電圧を得るように決められている.この構或
の利点は、容量性ネットワークの放電の後に自動的に劣
性状態に復帰することにあり、これによってこのネット
ワークに接続した他のモジュールがその伝送を継続する
のを可能にすることである。
”“  るi、 しかし、これらの装置には、その入力電圧が高いしきい
値を持つ限り、いくつかの欠点があり、その高いしきい
値から比較器の出力の信号に一時的歪が生ずる。この一
時的歪は、例えばパルス幅変Slit(PWM)符号化
の場合に信号の周期比の変更によって出現し、これは、
良好な信号認識並びに良好なメッセージ同期にとって不
利となるものである。
更に、この比較器のそれら端子に形威された上記のRC
回路の時定数は、伝送周波数とビソトの符号化とに依存
している。
故に、本発明の目的は、簡単で信頼性があり且つ出力信
号の欠点をなくした情報受信装置を提案することにより
、上記の問題を解決することである. I  ″゜ る− の この目的のため、本発明の対象は、2つの容量的に結合
された情報伝送ラインを伝わる情報を受信する特に自動
車用の受信装置であって、情報伝送ラインからの信号を
コンデンサを介して受ける各入力を持つ比較器を備えた
タイプの受信装置であり、これにおいて、強制式スイッ
チング手段が情報伝送ラインと比較器の各入力との間に
挿入されており、その比較器の出力はORゲートの1方
の入力に接続され、このゲートの他方の入力はプロトコ
ル・デコーダからの再初期化信号を受けるようになって
おり、またそのゲートの出力は直接に又はインバータを
介して強制式スイッチング手段に接続されており、これ
によって、比較器が干渉に続く優性状態においてブロッ
クされる場合にこの比較器を再初期化するようにするこ
と、を特徴とするものである。
本発明は、例示としてのみ示した以下の説明並びに添付
図面から一層よく理解することができる。
裏嵐班 第1図に示すように、2つの伝送ラインlと2(これら
のそれぞれを情報とその補促的情報とが伝わる)を伝わ
る情報を受信する受信装置は、比較器3(例えば在来の
タイプの比較器から或る)を備えており、それの非反転
入力及び反転入力は、それぞれ情報伝送ライン1.2に
コンデンサ4.5を介して接続している。
また、強制式スイッチング手段6を、情報伝送ライン1
.2と比較器3のそれら入力との間、より詳しくは、コ
ンデンサ4,5と比較器3の対応する入力との間に挿入
してある。
比較器3の出力SはORゲート7の1方の入力端子に接
続しており、そしてそのゲートの他方の人力端子にて、
プロトコル・デコーダ(この機能は以下に詳細に述べる
)からくる再初期化信号Rを受けるようになっている。
このORゲート7の出力は、直接に又インバータ8を通
して、すなわち、C1と02にて強制式スイッチング千
段6に接続し、これによって、比較器3がブロンクされ
た場合例えば干渉(これについては、以下に詳しく説明
する)に従う場合、この比較器を再初期化するようにな
っている。
比較器3のそれぞれの入力に対して、強制式スイッチン
グ手段6は、その反転入力と非反転入力に対しそれぞれ
第1の雷流発生器9,lOと、第2の制御可能な電流発
生器11. 12を備えている。それ等の入力はまた、
それぞれ抵抗器13. 14によってアースしてある。
その第1の電流発生器9,10は、比較器3の各入力で
のバイアスを生威するよう作用するものであり、他方第
2の電流発生器11. 12は、ORゲート7の直接の
出力及び反転出力(前述の端子CIとC2)とによって
制御可能な電流発生器であって、比較器3のそれら端子
でヒステリシスを生戒するよう作用するものである. これにより、小さいオフセントで大きく集中したヒステ
リシスの比較器を作り出すことができ、この比較器の出
力のフリップ動作を、強制式スイッチング手段6の種々
のパラメータの関数として浦 垂密に定めることができる。
そのオフセットが小さい場合には、トリガー用のしきい
値がそのバイアス電圧に関して対称であり、そしてフリ
ップする方向がどうであろうとも、比較器3からの出力
信号は、同じ伝搬時間を持ち、従って情報伝送ラインを
伝わる信号のものと類似の形状を有することになる。
干渉が生じた場合には、比較器3は、優性状態にフリッ
プでき、そしてオフセット電圧がないときにはその位置
に留まることになる. この現象は、例えば車両の伝送ネットワークの他のすべ
てのモジュールでも生じることがある。
それが生した時、それ等のモジュールは、情報伝送ライ
ンがビジー(全体的なエラー)であることを検出し、従
ってそれ等モジュールは、いかなるメッセージをも送出
できなくなって、情報伝送がブロックされることになる
この状態を回避するためには、車両の情報伝送ネットワ
ークと1体のプロトコル・デコーダが、伝送プロトコル
が許容するその優性レベルの最長蓼謂よりも長いある特
定の期間の終りにおいて、再初期化信号を本装置の制御
端子(これはORゲート7の両入力端子の一方から或る
)に送出するようになっており、これによって、強制式
スイッチング手段の第2電流発生器の助けによって比較
器3を劣性状態にフリンブさせてこれにより伝送の再初
期化を行わせるようになっている。
a6 実際には、強制式スイッチ手段6のそれら第2電流発生
器は、■方で、この比較器3の直接及び反転の各出力C
I, C2に接続し、そして他方で、比較器3の非反転
入力及び反転入力に接続してお。り、これは、例えばプ
ロトコル・デコーダが再初期化信号RをORゲート7の
対応する入力端子に送る場合のように、CI及びC2の
信号のコントロールの下で比較器3をフリップさせるよ
うにする。
第2図には、第1図に関連して記載した強制式スインチ
ング手段の1部を構戒する第1電流発生器の1実施例を
示している。
これ等の第1電流発生器は、前述のバイアス用抵抗器1
3. 14と、別のバイアス用抵抗器l8、並びにある
一定の数のトランジスタ15. 16及びl7から戒っ
ている. 第3図は、強制式スイッチング手段6の1部を構成する
第2電流発生器の1実施例を示している.これら第2電
流発生器もまた、ある一定の数のトランジスタ19, 
20, 21. 22及び23、並びに抵抗器24、2
5, 26. 27及び28とから戒っており、その抵
抗器27及び28は、第1図に関連して記載した出力C
IとC2に接続していて、これ等の発生器の制御とこれ
による比較器3のフリップ動作の制御とを行うようにな
っている。
これ等の電流発生器の構造は、在来のものでありしかも
特別なむずかしさもないので、これ以上詳しく説明しな
い。
前述のように、強制式スイッチング手段は、小さいオフ
セットと高く集中したヒステリシスの比較器を構威でき
るようにし、これにより欠点のない出力信号を得ること
ができるようになっている。
そのオフセントは、上記抵抗器の一対化と電流発生器の
不正確さとにより与えられるものである。
更に、もしそれら電流発生器を単一の基板上に集積する
場合、これ等の発生器の値は互いに非常に近くなるよう
にできる。
実際に、30mV以下のオフセット値を使用することが
でき、また、そのヒステリシス値は実際に150mVに
等しくするようにできる。
前述のように、比較器3からの出力(これは、プロトコ
ル・デコーダからの再初期化人力と共にORゲート7に
向かう)は、比較器3が例えば干渉によってブロックさ
れおりしかも伝送が不在の場合、この比較器3の再初期
化を可能にするが、これは、比較器3の入力の1方か他
方を対応する第2の制御可能電流発生器l1又は12に
より強制し、そしてその情報伝送を復活させることによ
り行う。
この再初期化は、例えば第4図に示す回路によって実行
するようになっている。この回路は、人力信号Sとクロ
ノク信号Hを受けるようになっており、そしてカウント
する部分と、再初期化の部分と、それら信号を再整形す
る部分と、から或っている。
そのカウント部分は、再初期化手段に接続された1つま
たはそれ以上のカスケードに設けたカウンタ29から成
っており、その再初期化手段は、信号SとHを人力とし
て受けるフリップフロンブ3031から或っており、そ
れらの出力QはORゲート32の入力に接続している。
このORゲート32の出力は、カウンタ29に接続して
いる。また、フリップフロップ30は、インバータ33
を通してそのクロック信号Hを受けるようになっている
従って、信号Sの各状態変化のときに、再初期正 化信号をそのカウンタ手段に#≠gるようになっている
. カウンタ29は、そのクロンク入力Hにおいて、信号H
とカウンタ29のインバータ35を介しての出力信号と
を入力として受けるANDゲート34からの出力信号を
受けるようになっており、これによりそのカウンタをそ
の所定のカウント値に達した時にブロックするようにす
る。
カウンタ29の出力はまた、ANDゲート36の入力に
接続しており、このANDゲートの他方の人力は、フリ
ップフロップ31を介する反転入力信号Sを受けるよう
になっている。これは、信号Sがあまりにも長くゼロに
留まっている場合に、このゲート36の出力Rにて再初
期化信号を発生できるようにし、そして比較器のアンプ
ロンクを可能にし、これによって比較器を劣性状態にで
きるようにする。
勿論のことであるが、これ等の手段の他の実施例も可能
である。
【図面の簡単な説明】
第1図は、本発明の受信装置の概略回路図。 第2図は、本発明の装置の一部を形戒する第1の電流発
生器の実施例を示す回路図。 第3図は、本発明の装置の一部を形成する第2の電流発
生器の実施例を示す回路図。 第4図は、本発明の受信装置用の再初期化回路を示す図
. (符号説明) 1.2:情報伝送ライン.  3:比較器4.5:コン
デンサ, 6:強制式スイッチング手段 7:ORゲート,       8:インバータ,9.
 10, 11, 12:電流発生器,R:再初期化信
号,      S:比較器出力.H:クロック信号,
29:カウンタ2 30,31:フリップフロップ FIG.3

Claims (1)

  1. 【特許請求の範囲】 1、コンデンサ(4、5)を介して情報伝送ライン(1
    、2)からの信号を受ける各入力を有した比較器(3)
    を備えたタイプの、特に自動車用の2つの容量的に結合
    された情報伝送ライン(1、2)を伝わる情報を受信す
    る受信装置において、強制式スイッチング手段(6)が
    前記情報伝送ライン(1、2)と前記比較器(3)の前
    記入力との間に挿置されており、前記比較器の出力がO
    Rゲート(7)の1方の入力に接続されており、該ゲー
    トの他方の入力がプロトコル・デコーダからの再初期化
    信号(R)を受けるようになっており、また該ゲートの
    出力が直接にまたインバータ(8)を介して前記強制式
    スイッチング手段(6)に接続されており、これによっ
    て、前記比較器が干渉に続く優性状態においてブロック
    される場合に前記比較器を再初期化するようになってい
    ること、を特徴とする受信装置。 2、請求項第1項記載の受信装置において、前記強制式
    スイッチング手段は、前記比較器(3)の各入力と接続
    された、 前記比較器(3)に対応する入力をバイアスするための
    第1の電流発生器(9、10)と、及び前記ORゲート
    (7)の直接出力(C1)又は反転出力(C2)により
    制仰可能であり、前記比較器(3)の前記端子の所を中
    心とするヒステリシスを生成するようになった第2の電
    流発生器(11、12)と、を備えていること、を特徴
    とする受信装置。
JP2161163A 1989-06-19 1990-06-19 情報受信装置 Expired - Fee Related JP2858885B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8908123 1989-06-19
FR8908123A FR2648598B1 (fr) 1989-06-19 1989-06-19 Dispositif de reception d'informations transitant sur deux lignes de transmission d'informations, a couplage capacitif, notamment pour vehicule automobile

Publications (2)

Publication Number Publication Date
JPH0396035A true JPH0396035A (ja) 1991-04-22
JP2858885B2 JP2858885B2 (ja) 1999-02-17

Family

ID=9382886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2161163A Expired - Fee Related JP2858885B2 (ja) 1989-06-19 1990-06-19 情報受信装置

Country Status (5)

Country Link
US (1) US5073902A (ja)
EP (1) EP0404630B1 (ja)
JP (1) JP2858885B2 (ja)
DE (1) DE69006271T2 (ja)
FR (1) FR2648598B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2680294B1 (fr) * 1991-08-07 1993-11-19 Peugeot Dispositif de transmission d'informations en differentiel entre au moins deux organes d'un vehicule automobile.
EP0961467A1 (en) * 1998-05-27 1999-12-01 Porta Systems Corporation Apparatus and method for testing a telecommunications system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2422288A1 (fr) * 1978-04-04 1979-11-02 Radiotechnique Compelec Amplificateur operationnel a effet de seuil avec hysteresis
US4380080A (en) * 1980-12-30 1983-04-12 Sperry Corporation Tri-level differential line receiver
FR2520174A1 (fr) * 1982-01-15 1983-07-22 Lignes Telegraph Telephon Systeme de transmission de signaux numeriques sur fibre optique
US4473759A (en) * 1982-04-22 1984-09-25 Motorola, Inc. Power sensing circuit and method
US4642807A (en) * 1984-12-18 1987-02-10 Motorola, Inc. Fault tolerant receiver
FR2623674B1 (fr) * 1987-11-25 1990-04-20 Peugeot Dispositif de transmission d'informations pour vehicule automobile et procede de mise en oeuvre d'un tel dispositif
US4883987A (en) * 1988-05-04 1989-11-28 Texas Instruments Incorporated Comparator circuit having a fast recovery time

Also Published As

Publication number Publication date
DE69006271T2 (de) 1994-05-05
FR2648598A1 (fr) 1990-12-21
JP2858885B2 (ja) 1999-02-17
EP0404630A1 (fr) 1990-12-27
EP0404630B1 (fr) 1994-01-26
DE69006271D1 (de) 1994-03-10
US5073902A (en) 1991-12-17
FR2648598B1 (fr) 1991-09-27

Similar Documents

Publication Publication Date Title
US5781585A (en) Arrangement for monitoring a two-wire bus line
EP0655841B1 (en) DC voltage offset compensation
US4679209A (en) Digital line receiver
US7196565B2 (en) DC level wandering cancellation circuit
US3670250A (en) Fm system for receiving binary information
JPH0396035A (ja) 情報受信装置
US20230223948A1 (en) Telepowered contactless card
US3908091A (en) Dial pulse correction circuit for telephone signaling system
US4187438A (en) Circuit arrangement for unilaterally scanning distorted teletype characters
US7271635B2 (en) Method and apparatus for reducing duty cycle distortion of an output signal
JP4460182B2 (ja) 信号補償回路及び復調回路
US6069916A (en) Interface circuit
US4543496A (en) Data converter and line driver for a digital data communication system
US6853685B1 (en) Circuit arrangement for the electrically isolated transfer of digital signals
US20230246661A1 (en) Simultaneous Bi-directional Hybrid Transceiver for Single-Ended Voltage Mode Signaling
JP2963848B2 (ja) Pwm信号によるデータ通信方法およびその装置
JP3132450B2 (ja) 差動受信回路
EP0040275B1 (en) Comparison circuit adaptable for utilization in a television receiver or the like
JPS63129706A (ja) デイジタルシユミツト回路
SU1469539A1 (ru) Амплитудный модул тор
Rutka et al. The integrated sensor bus interface in silicon based on the RS-422-A standard
JPH0724408B2 (ja) バイアス回路
JPH0681030B2 (ja) レベル変換回路
JPS6211088Y2 (ja)
JPS60187196A (ja) 加入者線交流終端方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees