JPH01277781A

JPH01277781A - 集積回路試験装置

Info

Publication number: JPH01277781A
Application number: JP63107940A
Authority: JP
Inventors: Norio Kuji; 久慈　憲夫
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1988-04-30
Filing date: 1988-04-30
Publication date: 1989-11-08
Anticipated expiration: 2012-10-15
Also published as: JP2663135B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、集積回路の故障診断を高速且つ詳細に行う電
子ビーム試験装置に関するものである。

〔従来の技術〕

電子ビーム試験装置を用いた集積回路の試験法の一つに
、故障像を利用する方法がある。故障像とは、電子ビー
ム試験装置により被試験集積回路試料から得られた画像
データと、別途用意したあらかじめ正常とわかっている
画像データとの間の差分の結果得られる像である。この
像の上では故障の状態が一目で観察できるため、その状
態の時間的変化を追跡することで、筒便且つ手軽に故障
箇所が特定できる。

このようなテスト方法には、大きくわけてダイナミツク
フォールト像（ＤＦＩ：たとえばＴ、Ｃ，Ｍａｙ　ｅｔ
　ａｌ、、”Ｄｙｎａｍｉｃ　Ｆａｕｌｔ　Ｉｍａｇｉ
ｎｇ　ｏｆ　ＶＬＳＩ　Ｒａｎｄｏｍ　Ｌｏｇｉｃ　Ｄ
ｅｃｉｃｅｓ’、１９８４１ＥＥＥ／ＴＲＰＳ　ｐｐ、
９５−１０Ｆｔ）を用いる方法と、フォールトコントラ
スト像（ＦＣｌたとえば八ｆａｎ　Ｒ，５ｔｉｖｅｒｓ
　ａｔ　ａｌ、、”Ｆａｕｌｔ　Ｃ。

ｎｔｒａｓｔ：＾Ｎｅｗ　Ｖｏｌｔａｇｅ　Ｃｏｎｔｒ
、ａｓｔ　Ｖｌ、Ｓｒ　ＤｉａｇｎｏｓｉｓＴｅｃｈｎ
ｉｑｕｅ’、１９８６　ｒＥＥＥ＃ＲＰｓ　ｐｐ、１０
９−１１４）を用いる方法の二つがあり、その概要を第
５図（ａ）。

（ｂ）に示す。第５図（ａ）はダイナミックフォールト
像の生成、第５図（ｂ）はフォールトコントラスト像の
生成を示す。前者では被試験デバイスとしての被試験集
積回路５１と良品デバイスとしての良品集積回路５２の
二つを用意しておき、同一の動作条件下で両者から画像
データを取り込み、その差分をとることで故障像が得ら
れる。５３は同一テストパラメータ、５４．５５は観測
像、５６は差分回路、５７はダイナミックフォールト像
、５８はフォールトキューブを示す。

一方後者は、特定の試験パラメータ条件下では正常動作
することが確かめられているデバイスに対して適用され
るもので、同一デバイスの被試験集積回路５１１から一
つは正常動作条件下のたとえば５１２のテストパラメー
タ１で、もう一つは正常動作しない条件下の５１３のテ
ストパラメータ２で観測像５１４，５１５を得て、差分
回路５１６により差分をとり、故障像としてフォールト
コントラスト像５１７を得る。この方法は、故障モード
がマージン性のもののみに限定されるが、画像の差分処
理に際して、画像同士の位置合わせや歪補正が不要であ
るという利点がある。

ＤＰＩを用いた故障追跡の方法には、第５図（ａ）に示
すようなフォールトキューブ５８を利用する方法がある
。フォールトキューブとは、故障像を時間方向に並べて
三次元像表示したもので、故障パタンか時間と共に拡大
する様子を目視観測し、その起点を見付けだすことで故
障の発生箇所が特定される。

ＦＣＴの場合の故障追跡方法を第６図（ａ）。

（ｂ）に示す。６０は集積回路チップで、故障が出力バ
ッド６１を通して検出されると、そのタイミング（ｔ＝
ｎ）で故障像の観測ゾーン６２を移動しながら集積回路
試料上の故障パタン６３を追跡していく　（第６図（ａ
））。故障パタン伝搬の起点に到達したならば、一つ前
のテストパタンタイミングでテストパクンを止め（ｔ＝
ｎ−１）、再度試料上を人手で追跡し、故障伝播の起点
を探す（第６図（ｂ））。こうして、故障パタンの発生
しなくなるタイミングに到達したとき、最後に到達した
故障の起点を真の故障部分であると判定する。ＤＦＴの
場合でも最終的にはこの方法をとることが多い。という
のは、故障パタンの拡散は必ずしも直怒的にわかる程−
点からきれいに拡散する保証はなく、画像データをとる
タイミングにも依存するが、むしろ発生点から明らかに
ならないような変化をするケースが一般的だからである
。

〔発明が解決しようとする課題〕

第６図に示す追跡方法では、配線パタンを認識できる精
度で画像を取り込む必要があるため、画素数の制限から
集積回路試料全体を覆う程観測ゾーンを大きくすること
は難しい。そのため、例えば１ｍｍＸ　１ｍｍの局所的
なゾーンで故障像を取り込み、故障パタンを追跡してい
（ことにより、故障像を取り込むたびに、故障配線パタ
ン上の信号伝搬方向や故障配線パタン間の信号の伝１般
順序を確認する必要が生じる。しかしながら、従来から
ある方法では、単に故障像の観測手段が提供されている
にすぎず、これらの追跡に必要とされる作業は、全て人
手によらざるを得なかった。具体的な作業としては、故
障配線パタンと設計配線パタンの対応・配線パタンと回
路図との対応・回路図の構造追跡といったものがあるが
、これらは設計上の知識に加え、巨大なマスクパタン図
の追跡と観測像との比較といった膨大な時間・労力を要
する作業を必要とし、これらが本手法の大規模集積回路
への適用を困難にする大きな要因となっていた。

このような問題を解決するためには、何等かの形で設計
データの利用をはかることが必要であることは従来から
指摘されている。しかしながら、Ｊ常の設計データでは
、配線パタンと回路図の間に、相互に相手を参照するた
めのリンクが設けられていないため、追跡のための地図
をつくることができず、追跡の容易化は不可能であった
。

本発明は、従来の試験装置が故障追跡方向に関する指針
を与える手段を持たないという問題を解決しようとする
ものであって、その目的は故障追跡の高速化、高能率化
を図ることにある。

〔課題を解説するための手段〕

本発明の集積回路試験装置は、上記の目的を達成するた
め、動作状態に置かれた集積回路試料上の一定領域を電
子ビームにより走査し、一つまたは一つ以上のタイミン
グで二次電子像を取り出し、前記取り出した二次電子像
と、良品試料又は正常動作条件下の同一試料又は設計デ
ータから得た像との間での差分像を得て故障を認識する
集積回路試験装置において、前記差分像の中に現れたパ
タンに対抗する設計配線パタンを認識する手段と、前記
認識した設計配線パタンの論理的深さを認識する手段と
、前記認、識した設計配線パタンの信号伝搬の起点を認
識する手段と、前記論理的深さおよび信号伝搬の方向を
前記設計配線パタンに付与し表示する手段とを備えてな
ることを特徴とする集積回路試験装置である。

〔作　用〕

本発明にかかる装置は、故障像（ＤｌｌやＦＣ■）を単
に観測表示するだけの従来装置と異なり、追跡すべき方
向を決めるための手掛りとなる情報も、故障像に対応し
て表示できるよう構成したことを特長とすることから、
本発明に係る装置では、論理深度・信号の伝搬方向とい
う形の探索地図を常に参照しながら、最も効率的な故障
追跡手順を決められる。以下図面にもとづき実施例につ
いて説明する。

〔実施例〕

第１図に本発明の実施例を示す。電子ビーム試験装置１
のＸＹステージ２上には、被試験集積回路３が載ってい
る。この上に電子ビーム４が照射され、表面から発生す
る二次電子信号が画像の形で取り出される。観測ゾーン
の移動は、ステージ位置情報２ＸＹを示すＸＹステージ
２の移動によってなされる。電子ビーム試験装Ｗ１から
得られろ被試験集積回路３の試料の観測像と、予め参照
用画像メモリ回路５に蓄えられている参照用の正常動作
状態像とは、故障像生成回路６にて差分処　３理がなさ
れ、故障像が故障像表示部７に生成表示される。

一方、これに対応する故障探索地図は、以下の手順で生
成され表示される。

■）　故障パタン識別回路７０は、観測故障像上の　４
故障パタンの長さ・端点の座標等を形状パラメータとし
て識別する。　　　　　　　　　　　　　５２）　設計
データとして回路データ８１、設計配線パタンとしての
データ８２及び両者の対応を示すクロスレファレンス８
３が８のメモリ回路１に格納されている。該クロスレフ
ァレンス８３は、回路図と配線パタンの両者の間に互に
相手を参照できるようなリンクが存在するような仕組を
もつ設計データベースを利用することで、容易に生成で
きる（たとえばＮ、にｕｊｉ　ｅｔ　ａｌ、、“ＦＩＮ
ＤＥＲ：　Ａ　ＣＡＤ　Ｓｙｓｔｅｍ−ｂａｓｅｄ　Ｅ
ｌｅｃｔｒｏｎ　Ｂｅａｍ　ＴｅｅＳｔｅｒ　ｆｏｒ　
Ｆａｕｌｔ　Ｄｉａｇｎｏｓｉｓ　ｏｆ　ＶＬＳＩ　Ｃ
１ｒｃｕｉｔｓ”、ＩＥＩＥＥ　　Ｔｒａｎｓ、　　Ｃ
ＡＤ、八ｐｒｉｌ　　１９８６．　　Ｖｏｌ　　ＣＡＤ
−５，Ｎｕｍｂｅｒ　２．ｐｐ−３１３−３１９）。

）１）で得られた故障パタンの形状パラメータに基づき
、対応する設計配線パタンの配線データを８のメモリ回
路１の中より選択的に続出、設計配線認識部８０による
認識結果を９のメモリ回路２の中に蓄積する。

）　この配線に対応する回路ネットはクロスファレンス
８３を参照することで求められる。

）　論理深度認識回路１０は、４）で得た回路ネットの
“論理深度”及びこのネットに対する論理セルの出力端
子の位置をＳ売出し、１１のメモリ回路３の論理深度出
力端子座標に蓄積する。“論理深度”とは、回路図上の
所定のイ星路を想定したとき、全体回路または回路ブロ
ックの−次入力端子からその回路ネットに到達するとき
に経由する回路ネットの段数である。

６）９のメモリ回路２及び１１のメモリ回路３の中から
論理深度・配線データ・出力端子座標を読出し、探索地
図を探索地図表示部１２に表示する。

第２図（ａ）乃至（ｃ）に故障パタンに対応する設計配
線の認識を行った実施例を示す。第２図（ａ）は故障像
２００の例で、２０は観測された故障配線パタンである
。故障配線パタン２０は適当な闇値でに二値化され、そ
のパタンの端点２１の位置・線長などが特長パラメータ
として求められる。この配線上の一点の対応する設計座
標上の位置は、ＸＹステージの座標を読み取ることで求
められ、その点を中心に探索範囲を決め、中に含まれる
配線パタンを見付けだす。もしこの探索範囲がＸＹステ
ージの位置決め精度より大きければ、対応する配線パタ
ンにはこの中に含まれているはずである。第２図（ｂ）
は、こうして配線パタンの探索範囲２２に得られた対応
設計配線パタン２０１である。これらの設計配線パタン
２０１の中のいずれが故障パタンに対応するかは、故障
パタンの特長パラメータをもとに決めることができる。

その結果第２図（ｃ）のように選択された対応設計配線
２０２として、選択される。

第３図（ａＬ　　（ｂ）は、探索地図の実施例を示すも
のである。第３図（ａ）は回路図上に求めた論理深度の
例３００を示すものであって、論理深度は一次入力から
数えた回路ネットの段数に対応させて求められ、各回路
ノードにたとえば３１゜３２．３３．３４の番号の形で
付与されている。

一方、第３図（ｂ）は探索地図の表示例３０１であって
、各配線の矢印３１１は配線パタン３１２の信号の伝搬
方向、番号３１．３２．３３．３４は配線に対応する回
路ネットの論理深度を表わし、数字が小さいほど真の故
障点に近いことを示す。

３１３は論理セル、３１４は信号出力起点を示す。

第４図（ａ）、　　（ｂ）は、以上の探索地図表示をも
とに、本発明に係る装置を用いて行なった試験手順の実
施例を示している。第４図（ａ）は被試験回路の回路図
を示すものであって、数字４１゜４２．４３，４４．４
５は論理深度である。第４図（ｂ）は故障の追跡過程Ｔ
、　　ＩＩ、　　ＩＩＩ、　ＩＶを表わしており、左に
探索地図４００、右に集積回路試料上の故障像４０１を
示す。４０２は故障像観測ゾーン、４０３は故障パタン
、４１１は信号出力端子、４１２は設計配線パタン、４
１３は観測ゾーンである。左の探索地図４００を参照し
ながら右の故障像の探索方向を決め、真の故障点にむか
って追跡を進める。通常、外部端子につながるパッドか
ら観測を始め、内部回路へと追跡を進める。

観測を始めたテストパタンのタイミングをｔ’＝ｎ（過
程１）とする。最初の故障像上の故障パタンに対応する
設計配線パタンは、第２図に示す方法で自動的に識別さ
れる。これらの識別に必要な情報は人間が判断して対話
式に入力してもよいし、画像処理技術により自動的に抽
出してもよい。探索地図上で識別された対応配線には、
配線上の矢印で示す信号伝搬方向と配線間の論理深度を
表わす数字が表示される。この巾から最も論理的深度を
表わす数字が小さいものを選び、信号の伝搬方向を遡る
ような方向に探索方向を決め、観測ゾーン４１３を移動
すればよい。このような平面的な故障パタンの追跡は、
論理深度がこれ以上小さいものが現われなくなった時点
で終了する（過程■）。このような追跡は、観測ゾーン
のフィールドサイズとしｌｍｍＸ１ｍｍあれば十分容易
に行える。次にテストパタンのタイミングを所定パタン
数だけ遡った状態、タイミングｔ＝ｎ−１（過程■）に
設定し、同様に故障パタンの探索を行う。

論理深度の最小となる故障パタンを求めて追跡を行い、
このタイミングｔ＝ｎ−１における故障の起点を探す（
過程■）。更にテストパタンのタイミングを遡って同様
の過程を繰返し、故障パタンか故障像−トに出なくなっ
たとき、タイミング方向の探索を終了し、その直前に求
められた故障の起点が真の故障発生点として求められる
。

以上説明したように、いわば手探りで故障追跡を行う従
来装置に比べて、本発明に係る装置では、論理深度・信
号の伝搬方向という形の探索地図を常に参曜しながら、
最も効率的な故障追跡手順を決められるという、壱で大
きな改善があった。

〔発明の効果〕

以上説明したように、本発明は設計データに基づく探索
手順を明示する手段を備えることにより、故障像の故障
追跡に際して、次の効果がある・１）　マスクパタン、
回路図、及び両者の関係を人手で参照する必要がなく、
追跡に伴う労力が大幅に軽減される。

２）　追跡手順が最適化されるため、画像データを処理
する回数が最小化され、試験に要する時間が大幅に削減
される。

３）追跡手順が明示されるため、試験手順がルーチン化
され、被試験集積回路の設計上の知識を持たない人でも
短時間でテストが可能である。

【図面の簡単な説明】

第１図は本発明装置を説明する図、第２図（ａ）乃至（
Ｃ）は故障パタンに対応する設計配線パタンの認識の実
施例を説明する図、第３図（ａ）。（ｂ）は探索地図表示の実施例を説明する図、第４図（
ａ）、　　（ｂ）は本発明装置における試験手順の実施
例を説明する図、第５図（ａ）、　　（ｂ）尚ヂは従来の技術を説明する図、第６　　　オールドコント
ラスト像による故障の追跡方法を説明する同である。１・・・電子ビーム試験装置、２・・・ＸＹステージ、
３・・・被試験集積回路、４・・・電子ビーム、５・・
・参照用画像メモリ回路、６・・・故障像生成回路、７
・・・故障像表示部、７０・・・故障パタン識別回路、
８・・・メモリ回路１．８１・・・設計回路データ、８
２・・・設計配線パタンデータ、８３・・・クロスレフ
ァレンス、８０・・・設計配線認識部、９・・・メモリ
回路２．１０・・・論理深度認識回路、１１・・・メモ
リ回路３．１２・・・探索地図表示部、２００・・・故
障像、２０１・・・設計配線パタン、２０２・・・選択
された対応設計配線、２０・・・故障配線パタン、２１
・・・端点、２２・・・配線パタンの探索範囲、３００
・・・論理深度の例、３０１・・・探索地図の表示例、
３１〜３４．４１〜４５・・・論理深度、３１１・・・
信号伝搬方向、３１２・・・配線パタン、３１３・・・
論理セル、３１４・・・信号出力起点、４００・・・探
索図、４０１・・・集積回路試料上の故障像、４０２・
・・故障像観測ゾーン、４０３・・・故障パターン、４
１１・・・信号出力端子、４１２・・・設計配線パタン
、４１３・・・観測ゾーン、５Ｉ、５１１・・・被試験
集積回路、５２・・・良品集積回路、５３・・・同一テ
ストパラメータ、５４．５５・・・観測像、５６．５１
６・・・差分回路、５７・・・ダイナミックフォールト
像、５８・・・フォールトキューブ、５１２・・・テス
トパラメータ１．５１３・・・テストパラメータ２．５
１４，５１５・・・観測像、５１７・・・フォトコント
ラスト像、６０・・・集積回路チップ、６１・・・出力
パッド、６２・・・故障像観測ゾーン、６３・・・故障
パタン特許出廓人　　日本電信電話株式会社代理人　弁理士　玉　蟲　久五部（外２名）ＪＱ’？− −−，１

Claims

【特許請求の範囲】　動作状態に置かれた集積回路試料上の一定領域を電子
ビームにより走査し、一つまたは一つ以上のタイミング
で二次電子像を取り出し、前記取り出した二次電子像と
、良品試料又は正常動作条件下の同一試料又は設計デー
タから得た像との間での差分像を得て故障を認識する集
積回路試験装置において、前記差分像の中に現れたパタンに対応する設計配線パタ
ンを認識する手段と、前記認識した設計配線パタンの論理的深さを認識する手
段と、前記認識した設計配線パタンの信号伝搬の起点を認識す
る手段と、前記論理的深さおよび信号伝搬の方向を前記設計配置パ
タンに付与し表示する手段とを備えてなることを特徴とする集積回路試験装置。