JPH0787207B2 - 集積回路試験装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子ビーム又はレーザビームを観測の手段と
して用い、かつCADシステム内の設計データを活用する
ことにより、被試験デバイス（DUT:Device Under Tes
t）の故障の存在箇所を自動的に発見する集積回路の試
験方法に関するものである。

〔従来の技術〕

集積回路の大規模・複雑化に伴い、ゲート／ピン比が数
千にも達する状況となった今日、外部ピンのみから信号
の授受を行うことにより試験を実行する従来型の大規模
集積回路（LSI）用試験装置と、これを前提にした故障
シミュレーション法とでは、LSI内部の故障箇所を発見
する故障診断は不可能になってきた。

これに応えるものとして電子ビーム試験装置、レーザビ
ーム試験装置などの非接触試験装置が登場した。電子ビ
ーム試験装置を集積回路のCADシステムと結合し、測定
結果の比較判定に被試験集積回路の設計データを活用し
うる構成とすることにより、故障箇所の存在をゲート単
位で発見しうる装置が本発明の発明者らにより、すでに
考案されている（特願昭60−39897）。

この電子ビーム試験装置は、走査電子顕微鏡、テス
ト信号供給回路、画像二値化回路、電子計算機、
半導体集積回路の設計支援CADシステム、該CADシステ
ムにより作成された測定対象集積回路DUTの設計デー
タ、該走査型電子顕微鏡により測定される二次元アナ
ログ画像信号を該画像二値化回路を介して一定のタイミ
ングで取り込んで、各格子点以上の画像信号を“1"、又
は“0"の論理値に変換することにより得られる、測定論
理値の二次元分布を示す「測定論理マップ」を作成する
ための測定論理マップ作成プログラム、これに対応し
て該設計データから読みだされた該DUTの配線図形情報
と、CADシステム内の論理シミュレータの起動により得
られる格配線の論理期待値とから、該測定論理マップ内
の各格子点がとるべき論理期待値の一次元分布を示す
「設計論理マップ」を作成するための設計マップ作成プ
ログラム、上記両論理マップを比較・照合するための
論理マップ照合プログラム、とを具備し、該電子顕微鏡
内に設置したDUTに該テスト信号供給回路から一定
の長さのテスト信号系列を順次印加し、該測定論理マッ
プ作成プログラムの起動により該画像二値化回路を
介してその都度測定される「測定論理マップ」と、該設
計論理マップ作成プログラムの起動により得られる対
応する「設計論理マップ」とを、該論理マップ照合プロ
グラムを用いて比較・照合することにより得られる各
配線ごとの測定論理値と設計論理値を、一方の座標軸に
理論値、他方の座標軸にテスト信号印加時間をとった論
理タイムチャートとして出力しうるようにせしめたもの
であり、また、順序回路を含むDUTに、該テスト信号供
給回路より一定の長さのテスト信号系列を印加した
後、その最終印加状態にテスト信号を固定し、該測定論
理マップ作成プログラムを起動することにより得られ
る「測定論理マップ」と、該設計論理マップ作成プログ
ラムの起動により得られる対応する「設定論理マッ
プ」とを、該論理マップ照合プログラムを用いて比較
・照合することにより、両者の差の有無から該テスト信
号の印加途中で故障が発生したかどうかの検出を行なえ
るようにせしめたものである。

〔発明が解決しようとする問題点〕

しかしながら、上記の電子ビーム試験装置は以下のよう
な欠点を有していた。すなわち、上記の装置は逐次操作
方式を採用していたため、回路図を見ながらチェックす
べきノード名を定め、そのノード名を有する配線が観測
されるようにXYステージを動かし、テストパタンを印加
し、測定したいタイミングでストップさせて、論理値を
測定するなどの操作は全て人手で行う必要があった。ま
た、DUT内の多数のノードの内、どのノードをどんな順
番でチェックしていけば良いかの明確な指針がなかった
ためにDUT内の故障箇所の発見を効率的に行なうことが
できなかった。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明の集積回路試験装置
は、 （イ） 少なくともXYステージと検出器とビーム照射器
とを有する電子ビーム又はレーザビーム試験装置と、 （ロ） テスト信号供給装置と、 （ハ） 配線論理値読取回路と、 （ニ） XYステージ制御回路と、 （ホ） 制御コンピュータと、 （ヘ） 少なくとも回路素子の識別データ、回路素子の
接続データ、回路の接続データ及びマスクパターンデー
タを有する設計データファイルを基にテストデータ生成
プログラムによって作成された少なくとも回路のノード
識別データ、配線の座標データ、DUTチップの入力端子
に加えるテストパタンデータ、テスト信号をDUTチップ
の入力端子に加えたときの各ノードの論理期待値及び回
路の経路情報とを有する設計データファイルと、 （ト） テストプログラムとを少なくとも具備し、該制
御コンピュータと該テストプログラムの制御の下に、該
XYステージを該XYステージ制御回路により該設計データ
ファイル内の該ノード識別データ、該配線座標データ及
び該経路情報に基いて移動させ、該DUTチップの入力端
子に加えるテストパタンデータを該テスト信号供給装置
を介してテストするDUTに供給し、該電子ビーム又はレ
ーザビームをDUT上の回路のテストするノードの規定さ
れた位置に照射して該テストするノードの信号を該検出
器によって検出し、検出された該信号を該配線論理値読
取回路により読取って該ノードの配線理論値を得、該論
理期待値と該配線論理値を比較することにより不良箇所
を検出せしめるようにしたものである。

〔作 用〕

上記（イ）〜（ト）の本装置の構成は、DUT内の故障箇
所を自動的にかつ効率的に検出せしめる。

〔実施例〕

第１図は本発明の試験装置の実施例を示す図である。テ
スト信号供給装置11、配線論理値読取回路12、XYステー
ジ制御回路14を介して電子ビーム試験装置（EBT:E−Bea
m Tester）20が制御コンピュータ１に接続されている。
XYステージ制御回路14はXYステージ22の移動を司るモー
タ25を制御する。配線論理値読取回路12は二次電子の検
出器24と電子ビーム21の走査回路13に接続されており、
制御コンピュータ１の指令に基づいて、電子ビーム21の
走査をスタートさせ、予め設定されたタイミングでEBT2
0の画像信号をサンプリングし、その値を制御コンピュ
ータ１に転送する。テスト信号供給装置11は、制御コン
ピュータ１の指令に基づいてテスト信号をICソケット23
を介してDUT10に供給する。テスト信号供給装置11は制
御コンピュータ１により制御可能であれば通常のICテス
タのようなものでもよい。制御コンピュータ１は、端末
２、内部記憶装置３、外部記憶装置４を有し、かつ設計
データベース９を有する集積回路の設計支援（CAD）シ
ステム８と接続されている。内部記憶装置３上には、試
験手順を記述するテストプログラム６が、外部記憶装置
４上には設計データファイル７が格納されている。設計
データファイル７は、DUT10上の配線座標、テストパタ
ーンの各タイミングごとの各配線の期待論理値、各入力
端子から各出力端子に至る経路情報等からなり、設計デ
ータベース９内のデータから生成される。

経路情報ファイルは次のデータから構成されている。

（ｉ） 被試験回路の各入力から各出力に至る全ての信
号伝播経路（第２図の71、72等）…これは、経路を区別
するための経路番号とその経路を示す１連のノード各チ
ェーン、即ち第２図の場合、51−52−53−54……60な
ど、からなる。

（ii） 各経路上のノード名（第２図の54,57,58など） 本装置のテストプログラム６は、被試験回路全体、又は
問題となる回路ブロック内にある分岐ノードにつき、次
の手順で論理チェックを行い、故障の発生箇所を特定し
て行く。すなわち、被試験回路の、不良の検出された出
力端子につながる信号伝播経路とその経路上の分岐ノー
ドとを経路情報ファイルから順に呼び出し、各分岐ノー
ドに対応する配線座標に基づいて該XYステージを移動
し、テスト信号供給回路から順にテスト信号を被試験回
路に供給し、指定されたタイミングで論理値読取回路に
て論理値を測定し、これを期待論理値ファイル内の期待
論理値と比較して正常／不良の判定を行い、その結果を
出力する。

次に、全ての経路上にある不良分岐ノード（測定論理値
と期待論理値が不一致で、故障している可能性のあるノ
ード）のうち、最も入力側に近い分岐ノードを選び出
す。第２図の場合は、ノード57が選ばれる。そこで、次
にノード57と隣合う分岐ノード間、この場合には（ノー
ド54、ノード57）間、及び（ノード63、ノード57）間に
つき、同様の手順で論理チェックを行う。その結果得ら
れる、入力側に最も近い論理不一致ノード、この場合に
はノード55が故障の発生箇所である。テストプログラム
６が行なう以上の処理の手順を第３図にフローチャート
で示した。

次に、論理値の測定、及び比較の具体的手順について述
べる。各テストパタンごとに走査回路13が動作して、電
子ビーム21をその観測エリア全体に渡ってラスタ・スキ
ャンする。配線論理値読取回路12は、それに同期して二
次電子検出器24により検出される電位コントラスト信号
をあるしきい値のもとで二値化し、各サンプル点の論理
値（０または１）を求める。これらの測定論理値は制御
コンピュータ１に転送され、「測定論理地図」を形成す
る。測定論理地図は、論理値０の配線図形の分布を示す
地図である。サンプル点数にもよるが、二値化回路の代
わりにA/Dコンバータを置き、アナログ信号である電位
コントラスト信号をディジタイズして制御コンピュータ
１に転送し、そこで「二値化プログラム」を用いて二値
化しても良い。ただし、二値化回路を用いる方が高速で
効率が良い。

サブミクロンの位置決め精度を有する高精度なXYステー
ジを用いた場合には、DUTチップ周辺の数カ所の座標を
使って設計配線データの座標系とDUTチップの座標系を
あらかじめ合わせておけば、配線論理値の測定は容易で
ある。即ち、設計データから測定したい配線の座標を読
みだし、測定論理地図上で対応する位置の論理値を読み
取れば、それが所望の配線の論理値になる。

XYステージに±数μｍ以上の位置決め誤差がある場合に
は、測定論理地図と対応する領域の設計配線地図の間で
画像マッチングを行う必要がある。これは発明者らが既
に考案した方法（特願昭60−39897）で、重ね合わせに
要した平行移動量から両者のシフト量を算出する方法で
ある。測定論理地図と設計配線地図の間のシフト量が分
かれば、この場合にも上と同様の方法で配線の論理値を
求めることができる。

電子ビーム試験装置の変わりにレーザビーム試験装置
（LBT:Laser Beam Tester）を用いてもLSI内部の動作状
態を非接触で測定することができる。LBTには、（ａ）
レーザビームを二次元的にスキャンするタイプと（ｂ）
レーザビームは固定し、XYステージを移動するタイプの
２種類がある。EBTの代わりにLBTを用いる場合も、第１
図とほぼ同じ構成でよい。LBTの場合には、XYステージ
は大気中におかれるため、EBTのばあいと違って高精度
なXYステージをより安価に製造できる。従って、μｍ精
度のXYステージを前提としてよい。

（ａ），（ｂ）何れのタイプにおいても論理値の検出方
法は同じである。すなわち、逆バイアスのpn接合にレー
ザビームを照射したとき、光誘起電流が論理状態により
変化する現象を利用し、その変化がDUTに供給する電源
電流に現われるのでそれを測定することで検出してい
る。従って、設計データファイルの中から被測定ノード
につながるトランジスタのpn接合（COMSデバイスの場合
には、ｐ−ch又はｎ−ch部のドレイン接合又はｐチャン
ネルトランジスタを形成するためのウェルの境界）端部
の座標を読み出し、そこがレーザビームの照射点になる
ようにXYステージを移動する。テストパタンに同期して
レーザビームをチョップしてやれば、信号検出回路16を
通して各テストパタンに対応した論理値を制御コンピュ
ータ１に取込むことができる。テストプログラムは第３
図のものと全く同一でよい。

次に故障箇所の検出方法について述べる。本発明の試験
装置のような非接触試験装置のみで故障箇所の検出を行
うのは効率が悪いので、通常のICテスタを用い、何番目
のテストパタンで、どの出力端子に故障が現れたかを確
認しておく。この情報を基に非接触試験装置を用いて故
障箇所を特定する。LSIは一般に順序回路であるので、
故障箇所を突き止めるために、最も単純な方法として出
力端子から入力端子に向かって順にすべてのノードをテ
ストする方法が考えられるが、これでは効率が悪いので
ノードを飛び飛びにテストして行く方法が効率的であ
る。例えば、第２図のような論理段数Ｄ（入力ピン１か
ら出力ピン０に至る各種の経路を考えたとき、通過する
ゲート数の平均値）の回路で、時刻ｔ＝Ｔに、出力端子
０にフェイルが検出されたとする。この場合には、論理
段数D/2あたり（厳密でなくてもよい、１つの目安）の
ノード、例えばノード54の論理状態をｔ＝１〜Ｔにかけ
てチェックする。ノード54でパスならば、次はｎ＝3D/4
辺りのノード57、これがフェイルならばｎ＝D/2辺りの
ノード63という具合に、順次二分法的にチェックしてい
く。最後にノード65がパスでノード56、ノード55がフェ
イルならば、故障箇所はノード55と特定される。この様
にすれば、全てのノードの論理値を測定することなく、
効率的に故障箇所を発見することができる。空間的な二
分法をとるばかりでなく、時間的にも二分法をとること
ができる。あるノードの論理値をチェックするとき、先
ずｔ＝T/2でチェックし、フェイルがあれば次にｔ＝T/
4、なければｔ＝3T/4という具合にとびとびに調べるの
である。

本装置を「経路抽出プログラム」と組み合わせると、更
に自動化を進めることができる。このプログラムは入力
端子１から出力端子０に至る全ての経路を設計データベ
ース９内の回路記述データから抽出し、外部記憶装置４
上の設計データファイル内に格納するプログラムであ
る。

該プログラムにより抽出された、出力端子０につながる
１つの経路を第２図の71で示す。出力端子０でフェイル
が検出された場合、その経路の中央部、ノード54で論理
値をチェックする。ノード54がパスならば、次はノード
54と０との中間のノード57、これがフェイルならば次は
ノード54とノード57の中間のノード、という具合に検査
を進めていう。この様に経路単位で故障追跡を行えば、
故障の発生箇所を極めて効率的に発見することができ
る。

〔発明の効果〕

以上述べたように、本発明は、集積回路の規模の増大に
伴い、ほとんど不可能となっていた集積回路の故障診断
の分野に、故障箇所の自動検出を可能ならしめる故障診
断技術を提供するもので、半導体産業界に与える影響は
極めて大である。

【図面の簡単な説明】

第１図は本発明の集積回路試験装置の実施例を示した
図、第２図は被試験デバイスの被試験回路とその経路を
示した図、第３図はテストプログラムのテスト手順を示
した図である。 １……制御コンピュータ、２……端末、３……内部記憶
装置、４……外部記憶装置、５……出力装置、６……テ
ストプログラム、７……設計データファイル、８……集
積回路設計支援（CAD）システム、９……設計データベ
ース、10……被試験デバイス（DUT）、11……テスト信
号供給装置、12……配線論理値読取回路、13……走査回
路、14……XYステージ制御回路、15……インタフェース
パス、16……信号検出回路、20……電子ビーム試験装
置、21……電子ビーム、22……XYステージ、23……ICソ
ケット、24……二次電子検出器、25……モータ、51〜69
……ノード番号

Claims (1)

【特許請求の範囲】
1. 【請求項１】（イ） 少なくともXYステージと検出器と
   ビーム照射器とを有する電子ビーム又はレーザビーム試
   験装置と、 （ロ） テスト信号供給装置と、 （ハ） 配線論理値読取回路と、 （ニ） XYステージ制御回路と、 （ホ） 制御コンピュータと、 （ヘ） 少なくとも回路素子の識別データ、回路素子の
   接続データ、回路の接続データ及びマスクパターンデー
   タを有する設計データファイルを基にテストデータ生成
   プログラムによって作成された少なくとも回路のノード
   識別データ、配線の座標データ、被試験デバイス（DU
   T）チップの入力端子に加えるテストパタンデータ、テ
   スト信号をDUTチップの入力端子に加えたときの各ノー
   ドの論理期待値及び回路の経路情報とを有する設計デー
   タファイルと、 （ト） テストプログラムとを少なくとも具備し、該制
   御コンピュータと該テストプログラムの制御の下に、該
   XYステージを該XYステージ制御回路により該設計データ
   ファイル内の該ノード識別データ、該配線座標データ及
   び該経路情報に基いて移動させ、該DUTチップの入力端
   子に加えるテストパタンデータを該テスト信号供給装置
   を介してテストするDUTに供給し、該電子ビーム又はレ
   ーザビームをDUT上の回路のテストするノードの規定さ
   れた位置に照射して該テストするノードの信号を該検出
   器によって検出し、検出された該信号を該配線論理値読
   取回路により読取って該ノードの配線論理値を得、該論
   理期待値と該配線論理値を比較することにより不良箇所
   を検出せしめることを特徴とする集積回路試験装置。