JPH01254014A - 電力増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、通信機器等の出力段に用いられる電力増幅器
に係り、特に高効率化をはじめとする高性能化をした高
周波電力増幅器に関する。

（従来の技術） 高周波電力増幅器の重要な性能上の課題は高効率化であ
る。増幅器の基本動作はＡ級動作であるが、高効率化の
点からＢ級、および０級が用いられてきた。Ａ級、Ｂ級
動作の理論効率（以下単に効率と言う場合はコレクタ効
率あるいはドレイン効率をさす）の限界はそれぞれ５０
％、　７８．５％である。ちなみにＢ級動作の流通角（
コレクタあるいはドレインにＲＦ（高周波）電流が流れ
る間の位相角）は１８０度であるか、Ｃ級動作では効率
を上げるため流通角を少なくしており、流通角０度の時
に理論効率１００　％か得られる。しかし利得は流通角
の減少とともに低下するので電力付加効率の上限は実際
には７０〜８０％程度に止まる。

高周波電力増幅器の効率をさらに高めるためにＥ級やＦ
級動作が提案されている。これらの動作はいずれも半導
体素子を高周波で作動するスイッチとして利用するもの
で、半導体素子の持つ基本的増幅機能を利用するＡ級、
Ｂ級、Ｃ級動１ヤとは概念的に異なる動作モードである
。いずれの動作ら利得が高く理論効率が１００％である
ために電力付加効率として０級より高効率である。Ｅ級
とＦ級の違いは高周波成分も含めた出力負荷のインピー
ダンス条件の差による。以下、第３図により従来のＦＥ
Ｔを用いたＦ級動作を例にスイッチングによる高効率電
力増幅器を説明する。

第３図（ａ）で１０はソース接地のＦＥＴで、このＦＥ
Ｔｌ０のドレインにはＲＦチョーク１２を介してＤＣ電
源端子１１が接続されると共に出力インピーダンス回１
ｉＩ８１３を介して電力増幅器の負荷（５０オーム）１
４が接続される。ＰＥＴ１０のゲートはＲＦ阻止用の高
抵抗１６を介してほぼピンチオフ近傍の電圧−Ｖｐにバ
イアスされる。入力信号は端子１５に印加され、ＲＦ信
号が正の時ＦＥＴｌ０を導通、負の時非導通の状態にオ
ン、オフする。これは第３図（ｂ）に示す様な入力信号
の周期に同期したスイッチ１９を含む回路と考えられ、
スイッチ１つのオン状態においてはスイッチ１つの端子
電圧■は０となり、オフ状態においてはスイッチ１９を
流れる電流１が０となる。具体的な電流電圧波形はスイ
ッチ１９がら負荷１４側を見たインピーダンスＺ（ω）
による。

ここでωは角周波数である。

今、第３図（ｃ）に示す様に流通角が１８０度、電流が
正弦波の半波波形、電圧が短形波とすれば、電流、電圧
は次の様な周波数成分に展開される。

従って、基本波に対するインピーダンス条件はとなり、
高調波に対しては の条件が要求される。なお、（１）、（２）式から電流
および電圧のピーク値Ｉ、ｖｏは増幅器のＤＣ（直流）
を流■と電圧Ｖにより次の様に定まる事がわかる。

１−Ｊ［ π Ｅ　＝　＝　　　　　　　　　　　（６）以上の事から
ＤＣ消費電電力。。、および基本波ＲＦ出力Ｐ。は となる。

（発明が解決しようとする課趙） しかしながら、（７）式かられかる様に出力電力はスイ
ッチ素子を流Ｉ　と電圧ＶＯの積で定まるので、所要の
高出力電力を得るには電流が電圧のいずれかを増やさね
ばならない。ところが、半導体素子の耐電圧には限度が
あり、例えば高周波ＧａＡｓ　ＦＥＴではゲート・ドレ
イン間の耐圧は２０Ｖ程度、従ってドレイン・ソース間
ではおよそ１５Ｖが限度である。そこで高出力化のため
には電流を増やす事で対処せざるを得ない。

例えば出力３Ｗを得るには約１．３Ａのピーク電流が必
要となり、電流容量の大きいＦＥＴを用いるか、その様
な大電流容量のＦＥ、ＴがなければＦＥＴを並列接続し
等測的に電流容量を大きくする必要がある。ところが電
流容量の大きいＦＥＴは高価であり、一方ＦＥＴを並列
接続するのはＦＥＴや回路のアンバランスによるＦＥＴ
破壊の問題がある。

又、高出力化に伴う第２の問題点は（３）式で与えられ
る基本波出力インピーダンスが低くなる事である。先の
３Ｗ出力の場合にはＺ−１５Ωであり、高出力化ととも
にインピーダンスはさらに低下し出力負荷である５０Ω
との差が大きくなる。

これは整合回路の損失による効率低下の原因となるだけ
でなく、動作周波数帯域の狭帯域化や整合回路の大形化
を招く。

更に、従来技術の第３の問題点は利得が十分大きくない
ために電力不可効率が低下することである。今電力利得
をＧとすれば電力付加効率ηａｄｄは次のようになる。

ηａｄｄ　−（１−ニ）η　　　　　　　　　（８）Ｇ 〈ηニドレイン効率） ８００ＭＨｚ帯におけるＦ級増幅器の利得はおよそ１０
ｄＢであるので電力付加効率はトレイン効率の約９０％
となる。１００％に近い高効率増幅器ではこの効率低下
は発熱量の大幅な割合増を意味する。

本発明は上記の事情に鑑みてなされたもので、ピークｔ
Ｋ値が少なく、また基本波出力インピーダンスが高く、
かつ電力は加力率の高い、半導体素子のスイッチング動
作による高効率の電力増幅器を提供することを目的とす
る。

［発明の課題］ （課題を解決するための手段と作用） 本発明は上記目的を達成すために、被を流制御路を直列
に共有するように直列接続された複数個の３端子半導体
素子と、この直列接続された３端子半導体素子群の両端
に直流電圧を印加する電源と、前記直列接続された３＠
子半導体素子群の一端を構成する１つの３端子半導体素
子の電流制御端子に接続された高周波入力端子と、前記
複数個の３端子半導体素子の電流制御端子に接続された
バイアス回路と、前記直列接続された３ｒＲＡ子半導体
素子群の両端間に接続された出力インピーダンス回路と
を具備することを特徴とするもので、半導体素子を直列
に接続しピーク電圧を上げて高出力化するとともに、電
力利得の向上により電力付加効率の改善をはかるもので
ある。

（実施例） 以下図面を参照して本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示し、３ｆ）！子牛導体素
子、例えば第１のＦＥＴ２０はソースが接地される。こ
のＦＥＴ２０のゲートには高周波入力端子２５が接続さ
れると共にＲＦ阻止用の高抵抗２６を介してバイアス端
子２７に接続される。このバイアス端子２７にはほぼピ
ンチオフ近傍の電圧−■、が加えられる。前記ＦＥＴ２
０のドレインは第２のＦＥＴ２８のソースに接続され、
ドレインはＲＦチョーク２２を介してＤＣ電源端子２１
に接続されると共に、出力インピーダンス回ＦＩ１１２
３及び負荷２４を介して接地される。前記ＦＥＴ２８の
ゲートは抵抗３０１を介しアースに、又抵抗３０２を介
し電源ラインに接続される。

第１のＦＥＴ２０のゲートはピンチオフ近傍にバイアス
されており、端子２５に印加されたＲＦ入力信号により
駆動され、第１のＦＥＴ２０がスイッチングされる。入
力ＲＦ信号の負の時は第１のＦＥＴ２０はオフとなり、
第１のＦＥＴ２０のトレイン電圧、すなわち第２のＦＥ
Ｔ２８のソース電位２９は高くなる。第２のＦＥＴ２８
のゲートは、ＤＣの電′ａ電圧＋Ｅ′を抵抗３０１，３
０２により分圧して、第１のＦＥＴ２０がオフ時の時ソ
ース電位２９に対してピンチオフ以下になるようにバイ
アスされている。そのため第１のＦＥＴ２０がオフの時
第２のＦＥＴ２８もオフとなり、第１、第２のＦＥＴ２
０．２８から成るスイッチは開放となる。

一方、入力ＲＦ信号が正の時には第１のＦＥＴ２０はオ
ンとなり、第１のＦＥＴ２０のドレイン電圧、すなわち
第２のＦＥＴ２８のソース電位２９はほぼ０となる。こ
のため第２のＦＥＴ２８はゲートが順方向にバイアスさ
れるのでオン状態となる。すなわち第１、第２のＦＥＴ
２０，２８から成るスイッチは短絡となる。

要するに、本実施の回路はＦＥＴの直列回路であるが、
そのスイッチング動作は従来例のＦＥＴ単体のスイッチ
ング動作と全く等価である６本実施例ではＦＥＴを直列
に２個用いているためにスイッチ両端のピーク電圧を従
来の２倍に上げる事ができ高出力１ヒが可能となる。

本実施例の利点は次の通りである。

＜１）’ＦＥＴの直列接続であるためにＦＥＴ間の電流
アンバランスが生ぜず安定な動作が可能となる。

（２）（３）式から分かるようにピーク電圧Ｖが２倍に
なるために基本波インピーダンスＺも２倍となり、より
５０Ωに近づくので５０Ω負荷との整合が容易となる。

この事により電力増幅器の広帯域化、整合回路の小形化
、整合回路損の低減による効率向上が可能となる。

（３）信号入力はＦＥＴ単体を駆動する電力で良いため
に電力利得が２倍に向上する。この結果電力負荷効率が
改善され、例えば前述の８００　ＭＨｚの場合には従来
の電力負荷効率の限界が９０％が９５％にまで向上し、
発熱量は半減する。例えば３Ｗ出力の増幅器では発熱量
が３００ｒｎＷから１５０ｍＷになる。

以上述べたように本実施例によれば、小形、広帯域、高
効率の高出力電力増幅器が実現できる。

本実施例の説明ではＦＥＴを例に取ったが、バイポーラ
トランジスタやＳＩＴ等、電力増幅用の半導体を利用で
きる事は当然である。半導体素子の直列接続数も２ｆｌ
！Ｉｔ以上に増やした回路構成も可能である。第２図は
バイポーラトランジスタ３０゜３１．３２を３個直列接
続した本発、明の他の実施例で、４０はトランジスタ３
１．３２のベースバイアス抵抗である。

尚、Ｅ級動作は出力側のインピーダンス整合回路の条件
が若干具なるが、本発明の基本概念はそのまま適用可能
である。

「発明の効果］ 以上述べたように本発明によれば、ピーク電流値が少な
く、また基本波出力インピーダンスが高く、かつ電力付
加効率の高い、半導体素子のスイッチング動作による高
効率の電力増幅器を提供することかできる６

【図面の簡単な説明】

第１図本発明の一実施例を示す回路図、第２図は本発明
の池の実施例を示す回路図、第３図は従来の電力増幅器
を説明する為の説明図である。 ２０．２８・・・ＦＥＴ、２２・・・ＲＦチョーク、２
３・・・出力インピーダンス回路、２４・・・負荷、２
５・・・高周波入力端子、２６・・・ＲＦ阻止用の高抵
抗、３０１，３０２・・・ゲートバイアス抵抗。 出願人代理人　弁理士　鈴江武彦 ２糧（２Ｅ′ Ｖｐ 第　１　図 ■し 第２図 −■ｐ（ａ） １１″′Ｘ、・Ｅ （。）　　　　　　（Ｔ林〃辺） 第３図

Claims (1)

【特許請求の範囲】
1. 被電流制御路を直列に共有するように直列接続された複
   数個の３端子半導体素子と、この直列接続された３端子
   半導体素子群の両端に直流電圧を印加する電源と、前記
   直列接続された３端子半導体素子群の一端を構成する１
   つの３端子半導体素子の電流制御端子に接続された高周
   波入力端子と、前記複数個の３端子半導体素子の電流制
   御端子に接続されたバイアス回路と、前記直列接続され
   た３端子半導体素子群の両端間に接続された出力インピ
   ーダンス回路とを具備することを特徴とする電力増幅器
   。