JPH01251840A - Frequency shift keying type modulator - Google Patents
Frequency shift keying type modulatorInfo
- Publication number
- JPH01251840A JPH01251840A JP7594888A JP7594888A JPH01251840A JP H01251840 A JPH01251840 A JP H01251840A JP 7594888 A JP7594888 A JP 7594888A JP 7594888 A JP7594888 A JP 7594888A JP H01251840 A JPH01251840 A JP H01251840A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- frequency
- voltage
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 11
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速データ通信に適した周波数シフトキーイ
ング式変調器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency shift keying modulator suitable for high-speed data communications.
従来この種の周波数シフトキーイング式(FSK)変調
器は、フェーズロックループ(PLL)回路を用いるも
のが多かった。このPLL回路は、歴史的には、193
2年にスーパヘテロゲイン受信機で局部発振周波数を安
定化させるための電子式サーボシステムと呼ぶべきもの
として登場した。Conventionally, this type of frequency shift keying (FSK) modulator often uses a phase-locked loop (PLL) circuit. Historically, this PLL circuit has 193
It was introduced in 2002 as an electronic servo system for stabilizing the local oscillation frequency in super-hetero gain receivers.
第3図はPLL回路の基本構成を示したものである。FIG. 3 shows the basic configuration of the PLL circuit.
図において、電圧制御発振器(VCO)11は自走形の
もので、その発振周波数は、通常は外部集子により決め
られる。このVCOの出力信号12の周波数50は位を
目検出器13に帰還され、ここで入力信号14の入力周
波数f、と比較される。In the figure, a voltage controlled oscillator (VCO) 11 is of a free-running type, and its oscillation frequency is usually determined by an external collector. The frequency 50 of the output signal 12 of this VCO is fed back to the scale detector 13, where it is compared with the input frequency f of the input signal 14.
この位相検出器13の出力15は誤差電圧と呼ばれ、周
波数差(rt to)と、人力信号14とVCol
lの出力信号12との位相差Δ0に比例した平均値直流
電圧として与えられる。低域フィルタ16は、上記誤差
電圧15の高周波雑音を除去し、ループを形成するため
に誤差電圧15をVCollに戻すように動作する。こ
のようにして、フェーズロツタ状態になると、VCol
lの出力周波数f0 は人力周波数f、 に等しくなる
。The output 15 of this phase detector 13 is called an error voltage, and is the difference between the frequency (rt to), the human input signal 14 and VCol.
It is given as an average value DC voltage proportional to the phase difference Δ0 with the output signal 12 of 1. The low pass filter 16 operates to remove high frequency noise from the error voltage 15 and return the error voltage 15 to VColl to form a loop. In this way, when the phase rotation state occurs, VCol
The output frequency f0 of l becomes equal to the human power frequency f,.
第4図は、このようなPLL回路を用いた従来のFSK
変調器を表したものである。Figure 4 shows a conventional FSK using such a PLL circuit.
This is a representation of a modulator.
入力信号21は可変分周回路22に人力される。The input signal 21 is input to a variable frequency divider circuit 22 .
この可変分周回路22は、人力信号21に含まれるマー
クおよびスペースに従って分周比1/Nを変化させ、そ
の分周出力23を位相比較器24に送出する。この位相
比較器24にはさらに、基準周波数発振回路25の基準
出力27を分周する分周回路28の分周出力29が入力
される。そして、これらの分周出力23.29の位相−
を比較し、位相差に応じた誤差出力31を、低域フィル
タ32を介して電圧制御発振器33に送出する。この電
圧制御発振器33は、低域フィルタ32の出力電圧34
に応じた周波数の発振出力35を与え、−部は可変分周
回路22に帰還される。以下、第3図の場合と同様に、
フェーズロツタ状態に入ると、人力信号21と発振出力
35の周21112数が一致するようになる。The variable frequency divider circuit 22 changes the frequency division ratio 1/N according to the marks and spaces included in the human input signal 21 and sends the frequency division output 23 to the phase comparator 24 . The phase comparator 24 is further supplied with a divided output 29 of a frequency dividing circuit 28 that divides the reference output 27 of the reference frequency oscillation circuit 25 . And the phase of these divided outputs 23.29 -
An error output 31 corresponding to the phase difference is sent to a voltage controlled oscillator 33 via a low-pass filter 32. This voltage controlled oscillator 33 generates an output voltage 34 of the low-pass filter 32.
An oscillation output 35 having a frequency corresponding to the frequency is given, and the negative part is fed back to the variable frequency divider circuit 22. Below, as in the case of Figure 3,
When the phase rotor state is entered, the number of cycles 21112 of the human input signal 21 and the oscillation output 35 match.
以上説明したように、従来のFSK変調器においては、
位相比較器と電圧制御発振器の間に不要輻射の要因とな
るノイズを除去し、かつ占有帯域幅を狭くするための低
域フィルタが設けである。As explained above, in the conventional FSK modulator,
A low-pass filter is provided between the phase comparator and the voltage-controlled oscillator to remove noise that causes unnecessary radiation and to narrow the occupied bandwidth.
このため、従来のFSX変調器は、過渡特性が悪くなり
、高速ディジタル通信には不適という問題があった。For this reason, the conventional FSX modulator has a problem of poor transient characteristics, making it unsuitable for high-speed digital communications.
そこで本発明の目的は、高速ディジタル通信に用いたと
きも、対波形歪特性や対隣接周波数妨害特性が劣化する
ことのないFSX変調器を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an FSX modulator whose waveform distortion characteristics and adjacent frequency interference characteristics do not deteriorate even when used in high-speed digital communications.
本発明のFSX変調器は、ディジタル変調データのマー
クおよびスペース周波数に応じてマークおよびスペース
周波数を発生する電圧制御発振器と、この電圧制御発振
器を制御する制御電圧値を格納する記憶回路と、この記
憶回路に格納された電圧値を上記電圧制御発振器に適し
た波形に整形してこの電圧制御発振器に送出する波形整
形部と、あらかじめ定められた基準周波数と波形整形部
の出力により制御された上記電圧制御発振器の出力周波
数を検出して検出データを出力するカウンタ手段と、こ
のカウンタ手段から出力された検出データと上記記憶回
路!ご格納された電圧値とを比較し、その偏差に従って
上記記憶回路に格納された電圧値を補正する比較回路と
を具備している。The FSX modulator of the present invention includes a voltage controlled oscillator that generates mark and space frequencies according to mark and space frequencies of digital modulation data, a storage circuit that stores control voltage values that control this voltage controlled oscillator, and a storage circuit that stores control voltage values that control this voltage controlled oscillator. a waveform shaping section that shapes the voltage value stored in the circuit into a waveform suitable for the voltage controlled oscillator and sends it to the voltage controlled oscillator, and the voltage controlled by a predetermined reference frequency and the output of the waveform shaping section. Counter means for detecting the output frequency of the controlled oscillator and outputting detected data, the detected data output from this counter means, and the above-mentioned storage circuit! The storage circuit includes a comparison circuit that compares the voltage value stored in the memory circuit and corrects the voltage value stored in the storage circuit according to the deviation thereof.
従って、本発明によるFSK変調器を用いると、入力デ
ータが電圧制御発振器に加えられる前に、従来のような
単純な低域フィルタでなく、不要輻射の要因となる高周
波成分を適度に遮断し、かつ電圧制御発振器に適した整
形波形を出力する波形整形部を設けたので、当該FSX
変調器を高速ディジタルデータ通信に用いたときも、対
波形歪特性や対隣接周波数妨害特性を劣化させないよう
にすることができる。Therefore, when using the FSK modulator according to the present invention, before the input data is applied to the voltage controlled oscillator, instead of using a simple low-pass filter as in the past, high frequency components that cause unnecessary radiation are appropriately blocked. In addition, a waveform shaping section that outputs a shaped waveform suitable for the voltage controlled oscillator is provided, so the FSX
Even when the modulator is used for high-speed digital data communication, it is possible to prevent the waveform distortion characteristics and adjacent frequency interference characteristics from deteriorating.
以下、実施例につき本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.
第1図はこの実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of this embodiment.
図において、被変調データとしての人力データ41は切
換器42に人力される。この切換器42は、入力データ
41に含まれるマークおよびスペース周波数に応じた電
圧値に基づいて記憶回路43にアドレス信号45を送り
、この記憶回路43から制御電圧信号46を取り出す。In the figure, human input data 41 as modulated data is input to a switch 42 . This switch 42 sends an address signal 45 to a storage circuit 43 based on voltage values corresponding to mark and space frequencies included in input data 41, and extracts a control voltage signal 46 from this storage circuit 43.
切換器42により選択されたこの制御電圧信号46は次
に 、ディジタルフィルタ47に送出される。このディ
ジタルフィルタ47は、次のD/Aコンバータ49、ア
ナログフィルタ50とともに、後述するように、ノイズ
を除去するために適度に高周波成分を遮断し、さらに後
段の電圧制御発振器52に適した整形波形を出力する。This control voltage signal 46 selected by the switch 42 is then sent to a digital filter 47. This digital filter 47, together with the next D/A converter 49 and analog filter 50, cuts off high frequency components appropriately in order to remove noise, and further forms a shaped waveform suitable for the subsequent voltage controlled oscillator 52, as will be described later. Output.
これらの波形整形部53からの整形出力54を受けた電
圧制御発振器52は、FSK変調器としての出力信号5
5を与え、その一部は、カウンタ56に送出される。こ
れを受けたカウンタ56は、基準周波数発振器57から
の基準周波数信号58を基に電圧制御発振器52の出力
信号55の周波数を計測する。この計測信号58は演算
器59に送出される。この計測信号58を受けた演算器
59は、これを、記憶回路43に格納しである上記電圧
値と比較する。そして、両者の間に偏差があるときは、
記憶回路43に格納されている、マーク周波数およびス
ペース周波数を含む制御電圧信号46を補正する。The voltage controlled oscillator 52 receives the shaped output 54 from the waveform shaping section 53 and outputs the output signal 5 as an FSK modulator.
5, a portion of which is sent to counter 56. Upon receiving this, the counter 56 measures the frequency of the output signal 55 of the voltage controlled oscillator 52 based on the reference frequency signal 58 from the reference frequency oscillator 57. This measurement signal 58 is sent to a computing unit 59. The arithmetic unit 59 that receives this measurement signal 58 compares it with the voltage value stored in the storage circuit 43 . And when there is a deviation between the two,
The control voltage signal 46 containing the mark frequency and space frequency, which is stored in the memory circuit 43, is corrected.
次に、波形整形部53について第2図により詳細に説明
する。被変調データとしての人力データ41(図のa)
は、方形波をなしており、そのまま変調すると、占有周
波数帯域幅が広くなる。このままでは、不要輻射の要因
となるノイズを拾い易くするので、低域フィルタである
アナログフィルタ50を通して高域を遮断するようにす
る(図のb)。このアナログフィルタ50には、例えば
、抵抗とコンデンサで構成したラグフィルタなどを用い
る。しかし、この場合の波形は、図から明らかなように
、指数関数的に変化し、高周波成分が(波形の立ち上が
り、立ち下がり部分)なお多く含まれているにも関わら
ず、波形歪(方形波の崩れ)は大きい。電波を有効に利
用するという点から考えると、信号帯域は定められた範
囲に収まり、さらに符号間の干渉がないことが望ましい
。そこで、このような、理想に近い波形を実現するもの
として、高速フーリエ変換で用いられているブラックマ
ン窓を用いることが考えられる(図のC)。このため本
実施例では、ディジタルフィルタ47と、D/A変換器
49、アナログフィルタ50の回路パラメータを調節し
て上記のような理想的な波形に近いものを得ている。そ
の場合の、D/A変換器49の出力波形およびアナログ
フィルタ50の出力波形、すなわち、電圧制御発振器5
2に対する入力制御電圧は、それぞれ、図のdleに示
したようになる。Next, the waveform shaping section 53 will be explained in detail with reference to FIG. 2. Human data 41 as modulated data (a in the figure)
is a square wave, and if it is modulated as is, the occupied frequency bandwidth will be widened. If left as is, it will be easy to pick up noise that causes unnecessary radiation, so high frequencies are cut off through the analog filter 50, which is a low-pass filter (see b in the figure). As this analog filter 50, for example, a lag filter made up of a resistor and a capacitor is used. However, as is clear from the figure, the waveform in this case changes exponentially, and although it still contains many high-frequency components (rising and falling parts of the waveform), waveform distortion (square waveform) (collapse) is large. From the point of view of effective use of radio waves, it is desirable that the signal band falls within a predetermined range and that there is no interference between codes. Therefore, as a method for realizing such a waveform that is close to the ideal, it is possible to use a Blackman window used in fast Fourier transform (C in the figure). Therefore, in this embodiment, the circuit parameters of the digital filter 47, D/A converter 49, and analog filter 50 are adjusted to obtain a waveform close to the ideal waveform as described above. In that case, the output waveform of the D/A converter 49 and the output waveform of the analog filter 50, that is, the voltage controlled oscillator 5
The input control voltages for 2 are as shown in dle in the figure, respectively.
このように本発明のFSK変調器は、電圧側i卸発振器
を制御する制御電圧値を一旦記憶部に格納し、この格納
された制御電圧値を取り出して、電圧制御発振器に適し
、かつノイズを遮断できるように、ディジタルフィルタ
とD/A変換器、およびアナログフィルタのパラメータ
を適切に選定して整形出力を電圧制御発振器に与え、こ
の電圧制御発振器の出力の一部を一部帰還し、あらかじ
め定められた基準周波数により電圧制御発振器からの帰
還信号の周波数をカウンタにより検出し、この検出信号
と上記記憶回路に格納された電圧制御発振器に対する制
御電圧を比較して、記憶回路に格納された制御電圧値を
逐次補正することにより、高速ディジタルデータ通信に
おいても、対波形歪特性、対隣接周波数妨害特性を劣化
させることなく、最適な変調信号を与えることができる
効果がある。In this way, the FSK modulator of the present invention temporarily stores the control voltage value for controlling the voltage-side oscillator in the storage section, takes out the stored control voltage value, and makes the FSK modulator suitable for the voltage-controlled oscillator and eliminates noise. In order to be able to shut off, the parameters of the digital filter, D/A converter, and analog filter are appropriately selected, a shaped output is given to the voltage controlled oscillator, a part of the output of this voltage controlled oscillator is fed back, and the A counter detects the frequency of the feedback signal from the voltage-controlled oscillator using a predetermined reference frequency, and compares this detection signal with the control voltage for the voltage-controlled oscillator stored in the storage circuit to generate the control signal stored in the storage circuit. By sequentially correcting the voltage value, an optimum modulated signal can be provided without deteriorating waveform distortion characteristics and adjacent frequency interference characteristics even in high-speed digital data communication.
第1図は本発明によるFSK変調器の一実施例を示すブ
ロック図、第2図は第1図の波形整形部の動作を示す図
、第3図はPLL回路の基本構成を示すブロック図、第
4図は従来のFSK変調器を示すブロック図である。
43・・・・・・記憶回路、
53・・・・・・波形整形部、
56・・・・・・カウンタ、
59・・・・・・演算回路。
出願人 日本電気株式会社代理人
弁理士 山内梅雄東1図
嬰
蕉4図
込2図
第3図FIG. 1 is a block diagram showing an embodiment of the FSK modulator according to the present invention, FIG. 2 is a diagram showing the operation of the waveform shaping section in FIG. 1, and FIG. 3 is a block diagram showing the basic configuration of a PLL circuit. FIG. 4 is a block diagram showing a conventional FSK modulator. 43... Memory circuit, 53... Waveform shaping section, 56... Counter, 59... Arithmetic circuit. Applicant NEC Corporation Agent
Patent Attorney Umeo Yamauchi Higashi 1, 4 illustrations, 2 figs. 3
Claims (1)
マークおよびスペース周波数を発生する電圧制御発振器
と、 この電圧制御発振器を制御する制御電圧値を格納する記
憶回路と、 この記憶回路に格納された電圧値を前記電圧制御発振器
に適した波形に整形してこの電圧制御発振器に送出する
波形整形部と、 あらかじめ定められた基準周波数に基づいて前記フィル
タ手段の出力により制御された前記電圧制御発振器の出
力周波数を検出して検出データを出力するカウンタ手段
と、 このカウンタ手段から出力された検出データと前記記憶
回路に格納された電圧値とを比較し、その偏差に従って
前記記憶回路に格納された電圧値を補正する比較回路 とを具備することを特徴とする周波数シフトキーイング
式変調器。[Claims] A voltage controlled oscillator that generates mark and space frequencies according to marks and spaces of digital modulation data, a memory circuit that stores a control voltage value that controls the voltage controlled oscillator, and a memory circuit that stores control voltage values that control the voltage controlled oscillator. a waveform shaping section that shapes the voltage value into a waveform suitable for the voltage controlled oscillator and sends it to the voltage controlled oscillator; and the voltage control that is controlled by the output of the filter means based on a predetermined reference frequency. counter means for detecting the output frequency of the oscillator and outputting detected data; and comparing the detected data output from the counter means with the voltage value stored in the storage circuit, and storing the voltage value in the storage circuit according to the deviation. A frequency shift keying type modulator, comprising: a comparator circuit for correcting a voltage value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63075948A JP2794707B2 (en) | 1988-03-31 | 1988-03-31 | Frequency shift keying modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63075948A JP2794707B2 (en) | 1988-03-31 | 1988-03-31 | Frequency shift keying modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01251840A true JPH01251840A (en) | 1989-10-06 |
JP2794707B2 JP2794707B2 (en) | 1998-09-10 |
Family
ID=13590955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63075948A Expired - Lifetime JP2794707B2 (en) | 1988-03-31 | 1988-03-31 | Frequency shift keying modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2794707B2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455353A (en) * | 1977-10-12 | 1979-05-02 | Meguro Electronics | Frequency modulator |
-
1988
- 1988-03-31 JP JP63075948A patent/JP2794707B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5455353A (en) * | 1977-10-12 | 1979-05-02 | Meguro Electronics | Frequency modulator |
Also Published As
Publication number | Publication date |
---|---|
JP2794707B2 (en) | 1998-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
US5107522A (en) | Automatic frequency control circuit | |
US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
US5289506A (en) | Automatic frequency control circuit | |
US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
JPS61245629A (en) | N fraction type frequency synthesizer | |
JP2000278124A (en) | Pll circuit | |
US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
US5329250A (en) | Double phase locked loop circuit | |
US4797637A (en) | PLL frequency synthesizer | |
US4560950A (en) | Method and circuit for phase lock loop initialization | |
EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
JPH01251840A (en) | Frequency shift keying type modulator | |
US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
JP2658886B2 (en) | PLL frequency synthesizer | |
US7308066B2 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
JPS6236944A (en) | Carrier recovery system | |
JP2000323987A (en) | Pll circuit | |
JPS6356018A (en) | PLL synchronous pull-in method | |
JP3226838B2 (en) | PLL frequency synthesizer | |
JPH05110432A (en) | Pll frequency synthesizer | |
JPH0787368B2 (en) | Externally controlled atomic oscillator | |
JPS5918757Y2 (en) | Frequency synthesizer using PLL circuit | |
JPS5829897B2 (en) | automatic frequency control circuit | |
KR100195086B1 (en) | Phase-locked loop frequency synthesizer circuit |