JPH01248545A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH01248545A JPH01248545A JP63077340A JP7734088A JPH01248545A JP H01248545 A JPH01248545 A JP H01248545A JP 63077340 A JP63077340 A JP 63077340A JP 7734088 A JP7734088 A JP 7734088A JP H01248545 A JPH01248545 A JP H01248545A
- Authority
- JP
- Japan
- Prior art keywords
- potting
- chip
- bonding
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は混成集積回路に関し、特にその基板上に実装さ
れるＩＣの金属ワイヤを保護するためのポツティングに
特徴を有する混成集積回路に関するものである。
れるＩＣの金属ワイヤを保護するためのポツティングに
特徴を有する混成集積回路に関するものである。
従来近接スイッチ等を小型化する際には例えばアルミナ
セラミック材料から成る基板上にＩＣチップや抵抗、コ
ンデンサ等のチップ部品を実装して混成集積回路化する
ことが行われる。これらのチップ部品ははんだ付けによ
って接続されるが、ＩＣチップを接続する際にはワイヤ
ボンディング接続が行われる。このような混成集積回路
においては、基板をケース内に装着する前にボンディン
グワイヤを保護するためにシリコン樹脂やエポキシ樹脂
等を用いてＩＣチップとボンディングワイヤを覆うポツ
ティング工程が必要となる。第３図はこのような混成集
積回路を示すものであって、アルミナ基板１上に実装さ
れたＩＣチップと基板上の配線パターン３をボンディン
グワイヤ４で接続し、これらをポッティング材料５で覆
っている。
セラミック材料から成る基板上にＩＣチップや抵抗、コ
ンデンサ等のチップ部品を実装して混成集積回路化する
ことが行われる。これらのチップ部品ははんだ付けによ
って接続されるが、ＩＣチップを接続する際にはワイヤ
ボンディング接続が行われる。このような混成集積回路
においては、基板をケース内に装着する前にボンディン
グワイヤを保護するためにシリコン樹脂やエポキシ樹脂
等を用いてＩＣチップとボンディングワイヤを覆うポツ
ティング工程が必要となる。第３図はこのような混成集
積回路を示すものであって、アルミナ基板１上に実装さ
れたＩＣチップと基板上の配線パターン３をボンディン
グワイヤ４で接続し、これらをポッティング材料５で覆
っている。
しかるにこのような従来のポツティング工程において、
ポッティング材料としてエポキシ樹脂を用いた場合には
、ボンディングワイヤとエポキシ樹脂とは熱膨張係数値
が近いためボンディングワイヤにはほとんど応力がかか
らず、熱サイクルが加えられてもボンディングワイヤは
ほとんど断線しないが、アルミナ基板に対しては熱膨張
係数の差が大きく又エポキシ樹脂自体の硬性が強いため
基板のそりや割れを誘発することがある。一方ボソティ
ング材料としてシリコン樹脂を用いた場合には、ボンデ
ィングワイヤと熱膨張係数値の差が大きいため熱サイク
ルによりボンディングワイヤが破断し易いという欠点が
あった。しかしシリコン樹脂は弾性を有するためアルミ
ナ基板に対してはほとんど影響がない。従ってこれらの
いずれの樹脂を選択する場合にも夫々欠点があり、適切
な“ポツティング材料とはいえなかった。
ポッティング材料としてエポキシ樹脂を用いた場合には
、ボンディングワイヤとエポキシ樹脂とは熱膨張係数値
が近いためボンディングワイヤにはほとんど応力がかか
らず、熱サイクルが加えられてもボンディングワイヤは
ほとんど断線しないが、アルミナ基板に対しては熱膨張
係数の差が大きく又エポキシ樹脂自体の硬性が強いため
基板のそりや割れを誘発することがある。一方ボソティ
ング材料としてシリコン樹脂を用いた場合には、ボンデ
ィングワイヤと熱膨張係数値の差が大きいため熱サイク
ルによりボンディングワイヤが破断し易いという欠点が
あった。しかしシリコン樹脂は弾性を有するためアルミ
ナ基板に対してはほとんど影響がない。従ってこれらの
いずれの樹脂を選択する場合にも夫々欠点があり、適切
な“ポツティング材料とはいえなかった。
本発明はこのような従来の混成集積回路の製造時の問題
点に鑑み、ボンディングワイヤの断線は第３図に示すよ
うに特にＩＣチップ２の上部の湾曲部であるワイヤ４ａ
部分に多いという知見に基づいてなされたものであって
、ボンディングワイヤを断線させることがなくしかも基
板に不要な力を与えないようにすることを技術的課題と
する。
点に鑑み、ボンディングワイヤの断線は第３図に示すよ
うに特にＩＣチップ２の上部の湾曲部であるワイヤ４ａ
部分に多いという知見に基づいてなされたものであって
、ボンディングワイヤを断線させることがなくしかも基
板に不要な力を与えないようにすることを技術的課題と
する。
（課題を解決するための手段）
本発明は基板上に実装されたＩＣチップをワイヤボンデ
ィングにより基板上のパターンと接続して構成される混
成集積回路であって、混成集積回路のＩＣチップ取付面
に該ＩＣチップ面より低いレベルまでポッティングされ
たシリコン樹脂による第１ポッティング層と、第１ポツ
ティング層の上部にＩＣチップ及びボンディングワイヤ
を覆ってポッティングされたエポキシ樹脂による第２ポ
ツティング層と、を有することを特徴とするものである
。
ィングにより基板上のパターンと接続して構成される混
成集積回路であって、混成集積回路のＩＣチップ取付面
に該ＩＣチップ面より低いレベルまでポッティングされ
たシリコン樹脂による第１ポッティング層と、第１ポツ
ティング層の上部にＩＣチップ及びボンディングワイヤ
を覆ってポッティングされたエポキシ樹脂による第２ポ
ツティング層と、を有することを特徴とするものである
。
（作用）
このような特徴を有する本発明によれば、混成集積回路
基板に実装されたｒｃチップの接続部と基板のパターン
とをワイヤボンディングした後、まずシリコン樹脂によ
ってＩＣチップの表面より低い位置にまでポツティング
して第１のポッティング層を形成し、次いでエポキシ樹
脂を用いて■Ｃやボンディングワイヤが全て覆われるま
でポッティングして第２のポツティング層を形成してい
る。そのため弾性のあるシリコン樹脂によってアルミナ
基板が覆われることとなり、又ボンディングワイヤの断
線が生じ難い部分ではシリコン樹脂によってポツティン
グされており、その上部の断線が生じ易い部分はエポキ
シ樹脂によってポッティングされボンディングワイヤが
保護されている。
基板に実装されたｒｃチップの接続部と基板のパターン
とをワイヤボンディングした後、まずシリコン樹脂によ
ってＩＣチップの表面より低い位置にまでポツティング
して第１のポッティング層を形成し、次いでエポキシ樹
脂を用いて■Ｃやボンディングワイヤが全て覆われるま
でポッティングして第２のポツティング層を形成してい
る。そのため弾性のあるシリコン樹脂によってアルミナ
基板が覆われることとなり、又ボンディングワイヤの断
線が生じ難い部分ではシリコン樹脂によってポツティン
グされており、その上部の断線が生じ易い部分はエポキ
シ樹脂によってポッティングされボンディングワイヤが
保護されている。
（発明の効果）
そのため本発明によれば、弾性のあるシリコン樹脂によ
って基板がポッティングされ断線し難いボンディングワ
イヤの基板との接続部がシリコン樹脂から成る第１ポツ
ティング層によって覆われ、その上部の断線し易い部分
がエポキシ樹脂から成る第２ポッティング層によって覆
われている。従ってボンディングワイヤの断線の可能性
を大幅に低減することができ、又基板に割れやそりが生
じない混成集積回路とすることができる。従って混成集
積回路の製造時の歩留まりゃ信頼性が向上しスクリーニ
ングが不要となり、その価格を大幅に低減することがで
きるという効果が得られる。
って基板がポッティングされ断線し難いボンディングワ
イヤの基板との接続部がシリコン樹脂から成る第１ポツ
ティング層によって覆われ、その上部の断線し易い部分
がエポキシ樹脂から成る第２ポッティング層によって覆
われている。従ってボンディングワイヤの断線の可能性
を大幅に低減することができ、又基板に割れやそりが生
じない混成集積回路とすることができる。従って混成集
積回路の製造時の歩留まりゃ信頼性が向上しスクリーニ
ングが不要となり、その価格を大幅に低減することがで
きるという効果が得られる。
第１図は本発明の一実施例によるアルミナセラミック基
板上に混成集積回路を実装するときの製造過程を示す図
である。本図においてアルミナ基板ｌ上には上面にワイ
ヤ接続部を有するＩＣチップ２が取付けられる。又この
アルミナセラミック基板１の他方の面にはチップコンデ
シサやチップ抵抗等が実装される。まずＩＣチップ２の
接続部とアルミナ基板１のパターン間を第１図（ａ）に
示すようにワイヤボンディング４によって所望の配線を
行う。その後第１図（ｂ）に示すようにＩＣチップの層
の表面より低い位置までポッティングして第１ポッティ
ング層６とする。第１層のポッティングは粘度の低いシ
リコン樹脂を用いてアルミナ基板のボンディングワイヤ
との接続部を覆うように形成するものとする。次いで第
１図（Ｃ）に示すようにボンディングワイヤ４の上部湾
曲部とＩＣチップ２を含む全ての部分を覆うようにポッ
ティングして第２のポッティングＮ７とする。この第２
のポッティング層はボンディングワイヤ４と熱膨張係数
が近い値を持つエポキシ樹脂を用いてｔＣとボンディン
グワイヤを全て覆うように形成する。
板上に混成集積回路を実装するときの製造過程を示す図
である。本図においてアルミナ基板ｌ上には上面にワイ
ヤ接続部を有するＩＣチップ２が取付けられる。又この
アルミナセラミック基板１の他方の面にはチップコンデ
シサやチップ抵抗等が実装される。まずＩＣチップ２の
接続部とアルミナ基板１のパターン間を第１図（ａ）に
示すようにワイヤボンディング４によって所望の配線を
行う。その後第１図（ｂ）に示すようにＩＣチップの層
の表面より低い位置までポッティングして第１ポッティ
ング層６とする。第１層のポッティングは粘度の低いシ
リコン樹脂を用いてアルミナ基板のボンディングワイヤ
との接続部を覆うように形成するものとする。次いで第
１図（Ｃ）に示すようにボンディングワイヤ４の上部湾
曲部とＩＣチップ２を含む全ての部分を覆うようにポッ
ティングして第２のポッティングＮ７とする。この第２
のポッティング層はボンディングワイヤ４と熱膨張係数
が近い値を持つエポキシ樹脂を用いてｔＣとボンディン
グワイヤを全て覆うように形成する。
こうして電子回路が実装された混成集積回路基板を近接
スイッチの電子回路部とすると、例えば第２図に示すよ
うに近接スイッチのケース１１内に実装して所定のコー
ド１２や発光ダイオード１３を取付け、空隙部にはエポ
キシ樹脂１４を充填する。こうすれば熱サイクルが加わ
ってもアルミナセラミック基板１に割れやそり等が生じ
難り、又ボンディングワイヤ４もほとんど断線すること
がなくなる。
スイッチの電子回路部とすると、例えば第２図に示すよ
うに近接スイッチのケース１１内に実装して所定のコー
ド１２や発光ダイオード１３を取付け、空隙部にはエポ
キシ樹脂１４を充填する。こうすれば熱サイクルが加わ
ってもアルミナセラミック基板１に割れやそり等が生じ
難り、又ボンディングワイヤ４もほとんど断線すること
がなくなる。
尚本実施例は混成集積回路の一例として近接スイッチに
ついて説明しているが、近接スイッチに限らず他の種々
の混成集積回路について本発明を適用することができる
ことはいうまでもない。
ついて説明しているが、近接スイッチに限らず他の種々
の混成集積回路について本発明を適用することができる
ことはいうまでもない。
第１図（ａ）〜（Ｃ）は本発明の一実施例による混成集
積回路のポッティングの製造過程を示す図、第２図は本
実施例の混成集積回路を用いて構成された近接スイッチ
の一例を示す断面図、第３図は従来の混成集積回路のワ
イヤボンディング状態を示す図である。 １−・・・・アルミナセラミック基板 ２−・−・−
ＩＣチップ ３・−・−・−配線パターン ４−・
−−−−〜ボンディングワイヤ ６・−・−第１ポツ
ティング層 ７・・・−・・第２ポッティング層 特許出願人 立石電機株式会社 第１図 ６・−・−・−第１が７ティング層 ７・−〜−−・篤２ご−Ｉ子イングー 第３図 第２図
積回路のポッティングの製造過程を示す図、第２図は本
実施例の混成集積回路を用いて構成された近接スイッチ
の一例を示す断面図、第３図は従来の混成集積回路のワ
イヤボンディング状態を示す図である。 １−・・・・アルミナセラミック基板 ２−・−・−
ＩＣチップ ３・−・−・−配線パターン ４−・
−−−−〜ボンディングワイヤ ６・−・−第１ポツ
ティング層 ７・・・−・・第２ポッティング層 特許出願人 立石電機株式会社 第１図 ６・−・−・−第１が７ティング層 ７・−〜−−・篤２ご−Ｉ子イングー 第３図 第２図
Claims (1)
- （１）基板上に実装されたＩＣチップをワイヤボンディ
ングにより基板上のパターンと接続して構成される混成
集積回路であって、 前記混成集積回路のＩＣチップ取付面に該ＩＣチップ面
より低いレベルまでポッティングされたシリコン樹脂に
よる第１ポッティング層と、前記第１ポッティング層の
上部に前記ＩＣチップ及びボンディングワイヤを覆って
ポッティングされたエポキシ樹脂による第２ポッティン
グ層と、を有することを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077340A JPH01248545A (ja) | 1988-03-29 | 1988-03-29 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63077340A JPH01248545A (ja) | 1988-03-29 | 1988-03-29 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248545A true JPH01248545A (ja) | 1989-10-04 |
Family
ID=13631189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63077340A Pending JPH01248545A (ja) | 1988-03-29 | 1988-03-29 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01248545A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288426A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| JP2010010301A (ja) * | 2008-06-25 | 2010-01-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8093730B2 (en) * | 2002-07-08 | 2012-01-10 | Micron Technology, Inc. | Underfilled semiconductor die assemblies and methods of forming the same |
| US20120018884A1 (en) * | 2010-07-23 | 2012-01-26 | Global Unichip Corporation | Semiconductor package structure and forming method thereof |
-
1988
- 1988-03-29 JP JP63077340A patent/JPH01248545A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288426A (ja) * | 1995-04-20 | 1996-11-01 | Nec Corp | 半導体装置 |
| US8093730B2 (en) * | 2002-07-08 | 2012-01-10 | Micron Technology, Inc. | Underfilled semiconductor die assemblies and methods of forming the same |
| JP2010010301A (ja) * | 2008-06-25 | 2010-01-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US20120018884A1 (en) * | 2010-07-23 | 2012-01-26 | Global Unichip Corporation | Semiconductor package structure and forming method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
| US6238952B1 (en) | Low-pin-count chip package and manufacturing method thereof | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| US6603195B1 (en) | Planarized plastic package modules for integrated circuits | |
| JP2005079590A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JPH01248545A (ja) | 混成集積回路 | |
| CN112310028A (zh) | 用于半导体器件的封装的引线框架、半导体器件以及用于制造半导体器件的工艺 | |
| US20050078434A1 (en) | Substrate for a semiconductor device | |
| JP2890635B2 (ja) | 半導体装置 | |
| JP2696122B2 (ja) | 半導体装置 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| JP2004260065A (ja) | 混成集積回路装置 | |
| JPH02105446A (ja) | 混成集積回路 | |
| JP2522183B2 (ja) | 半導体装置 | |
| KR19980044255A (ko) | 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조 | |
| KR950005456B1 (ko) | 수지봉지형 반도체장치 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| JP3115432B2 (ja) | 半導体装置 | |
| KR100198312B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| JPH03255655A (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH0121629B2 (ja) | ||
| JPH05335480A (ja) | 電力用半導体モジュール |