JPH01238248A

JPH01238248A - 空間分割形スイッチを用いた高速パケット交換装置

Info

Publication number: JPH01238248A
Application number: JP63063242A
Authority: JP
Inventors: Eiichi Amada; 天田　栄一
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-03-18
Filing date: 1988-03-18
Publication date: 1989-09-22
Anticipated expiration: 2012-03-26
Also published as: CA1317360C; US5091905A; DE3908838A1; DE3908838C2; JP2595025B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はパケット交換方法、及び、その装置に関し、特
に固定長のパケットを高速に交換するのに好適な交換装
置、及び、交換方法に関する。

〔従来技術〕

パケットの交換方式としては従来から種々の方式が知ら
れているが、最近ではすべての情報をパケット化して伝
送、交換するために、簡略化したプロトコルを用いて高
速にパケットを交換する装置への関心が高い。このよう
な高速パケット交換装置の主たる機能は、高速（例えば
１５０　Ｍｂｐｓ程度）でパケット多重された複数の入
出力ポート間でパケットをそのヘッダ情報に従って交換
することにある。高速パケット交換方式の中でもパケッ
トを固定長として、交換処理をハードウェアで行なう方
式が高速化という点で優れている。このような例として
、例えば、特開昭５９−１３５９９４号、特開昭６０−
５００９３４号が公知である。特開昭５９−１３５９４
４号に示された例では、複数の入力ポートからのパケッ
トを多重化して共通パケットバッファに書き込み、パケ
ットを書き込んだアドレスをそのパケットが出力される
べき出力ポートに転送する。出力ポート側では、転送さ
れたアドレスを先入れ先出しバッファに蓄積し、ここか
ら順次読みだしたアドレスを用いて共通バケットバラフ
シから出力すべきパケットを読みだし、並直列変換を行
なった後出力する。また、特開昭６０−５００９３４号
では２入力２出力のスイッチを基本とし、これを多段に
配列する　゛ことでパケット交換機能を実現する。２入
力２出力の基本スイッチは、パケットヘッダの宛先情報
の一部、もしくは、全ビットを使うことにより、自律的
にパケットをスイッチングする。特開昭６０−５００９
３４号では、パケット交換装置を分類ネットワーク、ト
ラップネットワーク、拡張器ネットワークの３つのネッ
トワークの従属接続により構成される。３種類の各ネッ
トワークはそれぞれ、更に、前記２入力２出力の基本ス
イッチスイッチの多段接続により実現される。

〔発明が解決しようとする問題点〕

しかし、上記従来の技術においては、パケット交換装置
の大容量化に関して問題がある。例えば、特開昭５９−
１３５９４４号では、共通バケットバッファのアクセス
速度が入力ポート数と各入力ポートの伝送速度の積に反
比例するから、パケット交換装置の交換容量は使用する
メモリのスピードで制限されてしまう。一方、特開昭６
０−５００９３４号では、相互配線数の増加が大容量化
のネックとなる。即ち、２入力２出力基本スイッチ間を
相互接続する配線数は、入出力ポート数をＮとしたとき
、ｌｏｇ　２　（Ｎ　）の二乗に比例するからである。

また、特開昭６０−５００９３４号の第２の問題点は、
優先度の付いたパケットを優先度に従って交換すること
、及び、放送モードのパケットを交換することが困難な
ことにある。

従って１本発明の目的は、大容量化が容易なパケット交
換装置を提供することである。

本発明の他の目的は、優先度付きパケット、及び、放送
モードパケットの処理が容易なパケット交換方法を提供
することにある。

〔問題点を解決するための手段〕

本発明によるパケット交換装置では、各入力ポート毎の
、入力バッファと、入力バッファ出力パケットを所望の
出力ポートに転送するための空間分割型スイッチと、パ
ケットのヘッダ情報に基づきスイッチを制御する制御部
とから構成されている。

制御部は、各入力ポートからのパケットのヘッダを分析
して出力可能なパケットを決定し、スイッチの接続を制
御した後出力可能なパケットが一斉に出力される。これ
を繰り返すことにより、パケットが連続して交換される
。

〔作用〕

本発明によれば、パケットバッファを各入力ポート毎に
設けることにより、バッファメモリの速度制限による交
換容量の低下は大幅に改善される。

更に、空間用割型スイッチを光スイッチで構成すること
により、入出力ポートの速度を上げることが可能となる
から、配線数の低減が可能となる。

また、集中制御部でパケットの交換を制御するため、優
先度付きパケット、放送モードパケットへの対応が容易
である。

〔実施例〕

第１図は本発明の一実施例によるパケット交換装置の概
要を示す。

第１図の例では、入出力ポート数は３２、各入出力ポー
トの速度は４．８Ｇｂｐｓである。入力ポート１００−
１〜１００−３２に入力されたパケットは、各入力ポー
ト毎に用意された入カパッフ７１０１−１　、　ｌ　Ｏ
Ｏ−３２ニー時蓄積サレル。

入力バッファは、公知の先入れ先出し形式のバッファ、
もしくはランダムアクセスメモリを用いて構成可能であ
る。出力制御回路１０２−１〜１０２−３２は、各入力
バッファ１０１−１〜１００−３２の先頭にあるパケッ
トのヘッダ情報からパケットを出力すべき出力ポートを
決定し。

アービタ１０８へ専用ライン１０３−１〜１０３−３２
を用いて転送する。アービタ１０８は、同一の出力ポー
トに複数のパケット出力要求がないかを検査し、複数の
出力要求がある場合には、パケットを出力できる入力ポ
ートを決定する。各出力制御回路１０２−１〜１０２−
３２にパケット出力の可否をライン１０４−１〜１０４
−３２を通して通知し、更に、空間分割形スイッチ１０
６の接続制御を制御、１ｌ１０７を介して行う。パケッ
ト出力可能と、通知された出力制御回路１０２−１〜１
０２−３２は、゛入力バッファ１０１−１〜１０１−３
２からパケットを取りだし、クロック源１１３からのク
ロックを用いて直列形式で出力する。電気−光変換器１
０５−１〜１０５−３２は、入力された電気信号を光に
変換し、空間分割形スイッチ１０６に出力する。空間分
割形光スイッチ１０６は、３２入力３２出力のクロスポ
イント形の光スイッチである。したがって、各入出力の
交点のスイッチのオン／オフを外部から制御する必要が
ある。アービタ１０８によって、各入力ポートからパケ
ットのヘッダで指定された出力ポートへの接続経路が、
空間分割形スイッチ１０６に設定される。空間分割形光
スイッチ１０６の出力は、光−電気変換器１０９−１〜
１０９−３２によって、電気信号に変換される。更に、
リタイミング回路１１１−１〜１１１−３２によって、
リタイミングされる。

第１図に示した構成では、各出力ポート１１２−１〜１
１２−３２に到着するパケットは、出力する入力ポート
番号、空間分割形光スイッチ１０６の接続経路によって
遅延が変動する。したがって、出力側でリタイミング（
ビット位相同期）する必要がある０本発明では出力制御
回路１０２−１〜１０２−３２からパケットを出力する
ために用いたクロックをパケット信号と波長多重して、
同一経路で出力ポートに伝送し、クロックをもちいてリ
タイミングを行う。

第２図は、第１図の動作タイミングを示したものである
。アービタ１０８による出力可能パケットの決定（アー
ビトレーション）と、空間分割形光スイッチ１０６゛の
接続経路の設定、パケットの交換をパイプライン的に実
行する。アービトレーションの結果で空間分割形光スイ
ッチ１０６の接続を設定し、出力制御回路１０２−１〜
１０２−３２からパケットを一斉に出力する。パケット
長を３４バイトとすると、スイッチ内伝送速度が４．８
Ｇｂｐｓであるから、１パケツトの転送に５６．７ｎｓ
　（３４Ｘ８÷（４，８Ｘ　１０’））必要である。ス
イッチの接続設定時間をｉｎｓとすると、交換動作の１
周期は５７．７　ｎ　ｓとなり、１秒当り、最大５．５
億パケ、ットの交換が可能である。

第３図は、第１図のアービタ１０８の構成を更に詳細に
示したものである。第１図の出力制御回路１０２−１〜
１０２−３２からのパケット宛先情報１０３−１〜１０
３−３２は、６ビツトで構成され、そのうちの５ビツト
でパケットの宛先出力ポート番号（１〜３２）を示し、
残りの１ビット３０１−１〜３０１−３２でパケット出
力要求の有無を示す。デコーダ３０２−１〜３０２−３
２によりパケットの宛先ポート番号をデコードして、入
力ポートｉから出力ポートｊへのパケット出力要求の有
無を示す信号３０３−ｉ−ｊを生成する９例えば、入力
ポート１に出力ポート３２宛のパケットがある場合には
、信号３００−１の宛先情報は’１１１１１’　となる
から、信号３０３−１−１〜３０３−１−３２の内３０
３−１−３２のみがオンとなり、他はすべてオフとなる
。また、入力バッファにパケットがない場合には、３０
１−ｉの内パケット出力要求を示すビットがオフとなり
、デコーダ３０２−ｉの出力は全てオフとなる。各出力
ポート毎に各入力ポートからの前記パケット出力要求信
号３０３−ｉ−ｊ（ｉ＝１〜３２）を集めて、接続制御
回路３０４−１〜３０４−３２で同一出力ポートに複数
のパケット出力要求があるかを確認し、複数の要求があ
る場合には、そのうちのどの入力ポートからパケットを
出力するかを決定し、その結果をラッチ３０５−１〜３
０５−３２で保持する。ラッチ３０５−１〜３０５−３
２の出力３０７−ｉ−ｊは、入力ポートｉから出力ポー
トｊへのパケット転送が可能であることを示す、　３０
７−ｉ−ｊ　（ｉ＝１〜３２）の論理和をとることによ
り、入力ポートｊがパケット出力可能であるかを示す信
号１０４−ｊが生成される。また、ラッチ３０５−１〜
３０５−３２の出力１０７　（３０７−ｉ−ｊ。

ｉ、ｊ＝ｌ、３２）は、空間分割形光スイッチ１０６の
制御に使用される。

第４図は、ラッチ３０５−１〜３０５−３２に供給され
るクロックＣＬＫのタイミングを示す。

アービトレーション終了した時点でアービトレーション
結果をラッチし、スイッチの接続制御を行うと共に、ア
ービトレーション結果を出力制御回路１０２−１〜１０
２−３２に返送し、パケットを出力する準備を行う。

第５図は、接続制御回路３０４二１を更に詳細に示した
ものである。接続制御回路３０４−２〜３０４−３２に
ついても同様である。Ｄタイプフリップフロップ５０５
−１〜５０５−３２人カポート対応に置かれ、最後に出
力ポートｌにパケットを出力した入力ポートを記憶して
いる。即ち、最後にパケットを出力した入力ポートに対
応するフリップフロップのみがオンとなり、他のフリッ
プフロップ全てオフとなる。また、初期状態においては
、リセット線により初期設定された状態ではフリップフ
ロップ５０５−１のみがオンとなり、他は全てオフとな
っている。

第５図の回路は以下のように動作する。

（１）出力ポート１にどの入力ポートからもパケット出
力要求がない場合・・・・・・フリップフロップは前の
状態を保持し、出力５０８−１〜５０８−３２は全てオ
フとなる。

（２）出力ポート１に１つの入力ポート（ｉ）からのみ
パケット出力要求がある場合・・・・・・フリップフロ
ップ５０５−ｉと出力５０８−ｉがオンとなる。

（３）出力ポート１に複数の入力ポートからパケット出
力要求がある場合・・・・・・最後にパケットを出力し
た入力ポート番号に最も近く、最後にパケットを出力し
た入力ポート番号より大きい番号（３２を越えたら１に
もどる）を持つ入力ポートに対応するフリップフロップ
と出力がオンとなる。

第５図でフリッププロップ５０５−１のみがオンとなっ
ているものと仮定して、動作を更に詳細に説明する。例
えば、入力３０２−１−２がオン、即ち入力ポート２か
ら出力ポート１へのパケット出力要求があった場合を考
える。フリップフロップ５０５−１の出力はｊ　Ｈｌで
あるから、ＯＲゲート５０３−１出力も′Ｈ′となり、
ＡＮＤゲート５０１−２の出力、即ち、５０８−２がｌ
　Ｈ１（オン）となる。さらに、ＯＲゲート５０６−２
の出力がＩ　Ｈｌ　となるから、フリップフロップ５０
２−２がクロックφによりセットされる。クロックφが
入力される前の状態では、フリップフロップ５０５−２
、インバータ５０４−２の出力がＬ′となっているから
、ＡＮＤゲート５０２−２の出力、及非、ＯＲゲート５
０３−２の出力がＬ′となる。従って、入力ポート１．
及び、入力ポート３〜３２に対応する接続制御回路出力
５０８−１、及び、５０８−３〜５０８−３２はｌ　Ｌ
　ｊ　となり、かつ、フリップフロップ５０５−１、及
び、５０５−３〜５０５−３２の出力もＰ　Ｌ　＋　と
なる。

入力ポート２からパケット出力が求がない場合には、Ａ
ＮＤゲート５０１−２出力がＬ′、インバータ５０４−
２出力がＨ’　、ＡＮＤゲート５０２−２出力が’Ｈ’
、ＯＲゲート５０３−２出力が′Ｈ′となる。したがっ
て、入力ポートを２から番号の大きい方向に見ていき、
最初にパケット出力要求がある入力ポートが選択される
。また、出力ポートへのパケット出力要求が１つもない
場合には、ＯＲゲート５０３−３２出力、及び、フリッ
プフロップ５０５−１出力がｌ　Ｈｌであるから、フリ
ップフロップ５０５−１が再度セットされ、他のフリッ
プフロップ５０５−２〜５０５−３２は変化せず、前の
状態が保持される。

第６図は、空間分割形光スイッチの構成を抽象化して示
したものである。３２入力（６０１−１〜６０１−３２
）３２出力（６０２−１〜６０２−３２）の構成で、入
出力の各交点６０３−１−１〜６０３−３２−３２にス
イッチが置かれている。スイッチ６０３−１−１〜６０
３−３２−３２のオン／オフを制御することにより、任
意の入出力間で経路を設定することが可能である。例え
ば、スイッチ６０３−１−１をオン、スイッチ６０３−
１−２〜６０３−１−３２をオフとすることにより、入
力６０１−１と出力６０２−１とを接続することが可能
である。第３図の出力制御回路の出力３０７−ｉ−ｊで
、第６図の入出力交点スイッチ６０３−ｉ−ｊを制御す
ることにより、必要な接続が設定される。例えば、第３
図の信号３０７−１−１〜３０７−１−３２は、どの入
力ポートのパケットが出力ポート１に出力されるかを表
わしており、パケットを出力する入力ポートｋに対応し
た信号３０７−１−にのみがオンとなっている。したが
って、３０７−１−１〜３０７−１−３２で入出力交点
スイッチ６０２−１−１〜６０３−１−３２を制御する
ことにより、入力ポートにと出力ポート１の接続を設定
することができる。

第７図〜第９図は、第１図の入力バッファ１０１−１、
及び、出力制御回路１０２−１の構成、及び、動作を更
に詳細に示したものである。

入力バッファ１０１−２〜１０１−３２、出力制御回路
１０５−２〜１０５−３２の構成も同様である。

第８図は、パケットの構成を示したものである。

パケットは、３２バイトの情報部と、２バイトのヘッダ
から構成されており、全体で３４バイトの固定長である
。本実施例では、呼設定時に呼毎にコネクション番号（
論理チャネル番号）が付与され、各パケットは、ヘッダ
内のコネクション番号を参照して交換されるものと仮定
する。入力バッファは、先入れ先出し方式のバッファで
構成されている。

第７図の例では、入力バッファの先頭にあるパケットの
ヘッダから、コネクション番号部を取りだしてテーブル
を引くことにより、出力すべきポート番号を知ることが
できる。より具体的には、コネクション番号７０４をア
ドレスとして、ランダムアクセメモリ７１０を読むこと
により、宛先。

ポート番号５ピツ゛トを得ることができる。宛先ポート
番号は、入力バッファのパケットの有無を示す信号７０
３と共に、アービタ１０８に送られる。

アービタ１０８のアービトレーシ目ンの結果が、信号１
０４として、出力制御回路１０２−１に返送される。シ
フトレジスター７０５は、３４バイトのパケットを入力
バッファ７０１から並列に読み込み、直列形式で出力す
る。入力ポート１からパケットを出力可能な場合には、
信号７０９がｌ　Ｈｊ　となっているから、第９図にタ
イミングでＬＯＡＤ信号がシフトレジスター７０５に入
力され、パケットがロードされる。その後、クロックＣ
ＬＫが入力され５パケツトが直列に出力される。

クロックＣＬＫは第９図に示すように、１周期内に２７
２個（３４バイト×８）のパルスを有し、３４バイトの
パケットが１周期で直列に出力される。

第１０図は、本発明の第２の実施例を示し、第１の実施
例に、優先度の高いパケットを先に処理する優先処理機
能と、１つのパケットを複数の出力ポートに出力する放
送機能を付加したものである。パケットのヘッダ部は、
第１１図に示すように、優先レベルを示す１ビツト、放
送モードのパケットであることを示す１ビツトと、コネ
クション番号を示す１４ビツトとから構成されている。

従って、優先レベルは２種類である。パケット振り分は
回路１００１−１〜１００１−３２は、入力されたパケ
ットのヘッダの優先レベルビットを検査して、パケット
を、その優先順位に従って、２つの入力バッファ１００
４−１〜１００４−３２．１００５−１〜１１００５−
３２ｋ振り分ける。１００５−１〜１００５−３２が優
先レベルの高い入力バッファである。出力制御回路１０
０８−１〜１００８−３２は、優先レベルの高イ入カバ
７７７１００５−１〜１００５−３２のパケットを先に
処理し、入力バッファ１００５０−１〜１００５−３２
にパケットがない場合には、優先レベルの低い入力バッ
ファ１００４−１〜１００４−３２（７）パケットヲ処
理する。放送モードのパケットは、同時に複数の出力ポ
ートに出力しなければならないパケットであり、これを
１交換周期内に処理するため、１交換周期内では、１つ
の放送モードパケットのみを交換処理するように制御す
る必要がある。

放送制御回路１０１１は、各出力制御回路１００８−１
〜１００８−３２から放送モードパケット出力要求１０
１２−１〜１０１２−３２を受けて、放送モードパケッ
トを出力可能な入力ポートを１つ決定して、信号線１０
１３−１〜１０１３−３２により、各制御回路１００８
−１〜１００８−３２に通知する。放送制御回路１０１
１は、第５図に示した構成による実現することができる
。出力制御回路１００８−１〜１００８−３２は、アー
ビタに、パケットの宛先情報と共にパケットの優先レベ
ルを同時に出力し。

アービタ１０１７は、同一出力ポート宛のパケットの中
で最も高い優先権を持つパケットの中から、出力するパ
ケットを選択する。このとき、放送モードのパケットに
は最も高い優先権を持たせ、放送モードのパケットが、
必要な出力ポートに必ず出力されるように制御する。

第１２図は、第１０図の入力バッファ１００４−１．１
００５−１、及び、出力制御回路１００８−１の構成を
更に詳細に示したものである。

入力バッファ１００４−１．１００５−１は、先入れ先
出し方式のバッファである。

信号１２０５と１２０６は、それぞれ第１１図の放送モ
ードビット、優先ビットに対応する。信号１２０７は、
パケットの有無を表わしている。

１２ｏ４は、第１１図のコネクション番号表示ビットで
ある。信号線１２１０．１２１１．１２１２．１２ｏ９
も同様である。セレクタ１２１４は、入力バッファエ２
０３からのパケックタ１２０３からのパケット情報１２
１３を選択し、入力バッファエ２０３にかない場合には
、入力バッファ１２０２からのパケット情報１２０８を
選択する。放送モードビット１０１２−１（１２０５、
もしくは、１２１０）を放送制御回路１０３．１に送出
し、その応答１０１３−１を受信する。信号１２１９　
（１２０７、もしくは、１２１２）は、パケット有無表
示信号である。入力バッファエから放送モードパケット
を出力する要求がある場合には、信号１２１７が′Ｈ′
となり、放送制御回路１０１１からの出力許可があった
場合（＝　’Ｈ’　）には、ＡＮＤゲート１２２０、Ｏ
Ｒゲート１２２２の出力がｌ　Ｈｌ　となり、放送モー
ドパケットの出力要求をアービタ１０１７に出力する。

また、放送制御回路１０１１からの出力許可がない場合
は、ＯＲゲート１２２２出力１２２３はＩＬＩ　となり
、パケット出力要求をアービタ１ｏ１７に出力しない。

更に、入力バッファエから放送モードでないパケットの
出力要求がある場合には、信号１２１７＝’Ｌ’である
からインバータ１２２１の出力がｌ　Ｈｌ　となり、Ｏ
Ｒゲート１２２２の出力１２２３もＩＨ′となり、アー
ビタ１０１７にパケット出力要求が伝えられる。並直列
変換用シフトレジスタ１２２５の動作は、第７図と同様
である。

第１３図は、第１０図のアービタ１０１７の構成を更に
詳細に示したものである。

この例では、第１の実施例と異なり、パケットのコネク
ション番号から宛先出力ポートへの変換を、アービタ１
０１７側に置かれたランダムアクセスメモリによって行
っている。放送モードの処理を行う場合には、パケット
の宛先は複数であるから、コネクション番号−宛先出力
ポート変換ランダムアクセスメモリの出力は、各出力ポ
ート対応に、パケットが該ポートに出力されるべきかを
指示する必要があり、ランダムアクセスメモリの出力は
３２ビツト必要となる。従って、ランダムアクセスメモ
リをアービタ側に置いた方が、出力制御回路１００８−
１〜１００８−３２とアービタ間の配線数が少なくなる
利点がある。各入力ポートの２つのバッファ、例えば１
００４−１．１００５−１のどちらにもパケットがない
場合にはランダムアクセスメモリ１３０１−１〜１３０
１−３２　（第１２図の１２２３）がＪ　Ｌ　１となる
から、対応するランダムアクセスメモリの出力はすべて
ｌ　Ｌ　＋　となる。また、放送モードのパケットを１
交換周期内に処理するためには、放送モードパケットが
、優先制御回路内１３０６−１〜１３０６−３２で最優
先で処理される必要がある。このため、優先制御回路１
３０６−１〜求（例えば１３０５−１−１）と共に送ら
れる。

第１１図に示したように、パケットの優先レベルは２種
類であるが、パケット交換送置内では、４つの優先レベ
ルに展開して処理する。即ち、放送モードのパケットが
最も優先度の高い上から２つの優先度を有し、非放送モ
ードのパケットが下位２つの優先度を有する。放送制御
回路１０１１で、放送モードのパケットは１つだけしが
出方されないように制御されているから、放送モードの
パケットの優先権は１つで済むが、回路構成の都合上、
２つの優先度を割り当てである。第１３図において、信
号１３０３−１〜１３０３−３２は、第１１図の放送モ
ードピットを表わし、信号１３０４−１〜１３０４−３
２は優先度を表わしているが、第１３図のパケット交換
装置内では、この２ビツト（信号１３０３−１〜１３０
３−３２を上位ビットとして）でパケットの優先度を表
現する。従って、放送モードパケットが上位２つの優先
度を有することになる。優先制御回路１３０６−１〜１
３０６−３２は、優先度を考慮して、各出力ポートに出
力すべきパケットを決定する。

第１４図は、優先制御回路１３０６−１の更に詳細な構
成を示す。優先制御回路１３０６−２〜１３０６−３２
についても同様である。優先制御回路１３０６−１〜１
３０６−３２と、接続制御回路１３０７−１〜１３０７
−３２とにより、各出力ポートに出力すべきパケットを
決定する。第１４図で、１３０５−１−１〜１３０５−
１−３２はパケット出力要求信号であり、１３０３−１
〜１３０３−３２．１３０４−１〜１３０４−３２は優
先度表示信号１３０３−１〜１３０３−３２．１３０４
−１〜１３０４−３２）　である。

入力ポート１からの信号を例にとり動作を説明する。

パケット出力要求がない場合には、信号１３０５−１が
ｌ　Ｌ　＋　となるから、ＡＮＤゲート１４０６−１．
１４０４−１により、優先度を最低レベル（’００’）
とする。パケット出力要求がある場合には、優先レベル
がそのままデコーダ１４０５−１に出力される。デコー
ダ１４０５−１は、２ビツトの信号をデコードして４ビ
ツトとし、ＭＯ８形スイッチ１４０６−１，１４０７−
１．１４０８−１．１４０９−１の内の１つをオンさせ
る。即ち、１４０１−１．１４０２−１が′１１′の場
合には、スイッチ１４０６−１を、ＯＯ′の場合は、ス
イッチ１４０９−１をそれぞれオンさせる。信号線１４
２ｏ、１４２１．１４２２．１４２３は、それぞれ１４
１５．１４１６．１４１７．１４１８を介して、電源を
１４１４に接続されており、各信号線に接続されている
スイッチが１つでもオンすれば、ｊＬｊとなる。従って
、信号線１４２０〜１４２３は、パケット出力要求の優
先レベルを表わしており、１４２０．１４２１．１４２
２．１４２３の中の′Ｌ′となっている信号線の内で最
も優先度の高いものが、出力要求のあるパケットの最高
優先レベルを示している。コーグ１４１９は、出力要求
のあるパケットの最高優先レベルを、２ビツトの信号に
変換する。最高優先レベルが１４２０の場合には、’１
１’　、１４２１の場合には、′１０′、１４２２の場
合には、’０１’　、１３２３の場合には′００″をそ
れぞれ出力する。ニーダ１４１９出力と、入力ポート１
からのパケット出力要求の優先レベルとをＡＮＤゲート
１４１０−１．１４１１−１．１４１２−１により比較
し、コーグ１４１９と一致している場合のみ、出力要求
１４２４−１を接続制御回路１３０７−１に出力する。

従って、第１４図の回路は、入力されたパケット出力要
求の内で、最も優先度の高い出力要求を選択して出力す
る機能を持つ。優先制御回路１３０６−１の出力から、
接続制御回路１３０７−１でパケットを出力させる入力
ポートを選択すれば、優先度を考慮したアービトレーシ
ョンが可能である。

以上の説明では、放送モードのパケットの優先レベルに
ついでは言及しなかったが、放送モードパケットについ
ても優先レベルを考慮する場合には、第１０図の放送制
御回路１０１１の前に、第１４図と同様な回路（但し、
優先レベルは２レベル）を付加し、優先レベルビットを
放送モードパケット出力要求と共に入力することにより
、放送モードパケットの優先度を考慮した処理が可能で
ある。

更に、第２の実施例においては、優先レベル、放送モー
ドはパケットヘッダの一部ビットにより明示されていた
が、この双方、もしくは、片方をコネクション番号から
引き出すことも可能である。

この場合、第１０図に示したパケット振り分は回路１０
０１−１〜１００１−３２において、パケットのコネク
ション番号をアドレスとしてランダムアクセスメモリを
引くことにより、優先レベル。

及び、放送モードパケットかどうかを引き出すことが可
能である。その結果を入力バッファにパケット情報と共
に書きこめば、後の処理は第２の実施例と同一である。

第１５図は、クロック信号の多重、分離方法の詳細を、
空間分割形光スイッチの１人出力について、示したもの
である。シフトレジスタ１５０１（第７図の７０５、第
１２図の１２２５）の出力はレーザダイオード１５ｏ４
で光信号に変換される。一方、シフトレジスタ１５０１
に供給されたクロック１５ｏ２は、可変遅延回路により
適当な遅延をあたえられ、レーザダイオード１５０５で
光信号に変換され、レーザダイオード１５０４の出力と
波長多重されて、空間分割形光スイッチ１５０６に入力
される。レーザダイオード１５０４と１５０５は、互い
に異なる波長の光信号を出力する。空間分割形光スイッ
チの出力側では、波長分離回路１５０７で波長を分離し
、アバランシェフォトダイオード１５０８．１５０９で
パケットデータ、クロックが電気信号に変換される。パ
ケットデータは、可変遅延回路１５１０で適当な遅延が
与えられ、フリップフロップ１５１１でリタイミングさ
れる。入力側では可変遅延回路１５０３、出力側では同
じ（１５１０を、パケットデータとクロックの遅延が等
しくなるように調整すれば、空間分割形光スイッチの接
続が　７切り替わってスイッチの入出力間の遅延が変化
しても、最適なタイミングでパケットデータをリタイミ
ングできる。また、フリップフロップ出力１５１２は、
更に出力側のクロックに同期させる必要があるが、公知
６回路であるのでここでは省略する。

更に、パケットデータを波長多重技術を用いて伝送する
ことも可能である。例えば、パケットデータを８ビット
並列にして、８波の異なる波長で伝送すれば、光素子、
論理素子の動作速度を１／８にすることが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば配線、および、ス
イッチに光素子を用いることができるから、１配線当り
の伝送容量を大きくとることが可能であり、パケット交
換装置の大容量化が容易である。また、集中制御部で交
換動作を制御するため、優先度付きパケット、放送モー
ドパケットの処理が容易である。

【図面の簡単な説明】

第１図〜第９図は本発明の第１の実施例、第１０図〜第
１４図は本発明の第２の実施例、第１５３よりロック、
および、パケットデータの多重、分離方法、データのり
タイミング方法を示す。第２珂第４目ＬＫ第夕目ソセート第乙目第７図第３図へ７７（２バ、（））　　　　　　　　　Ｔ１”　　需
屹（３２２＼゛科ン第７０第　７７　国

Claims

【特許請求の範囲】１、固定長のパケットを交換する装置であって、入力ポ
ートから入力されたパケットを一時蓄積する入力バッフ
ァと、パケットを入力バッファから指定された出力ポー
トに転送するための空間分割形光スイッチと、パケット
を入力バッファ内のパケットのヘッダ情報を用いてスイ
ッチを集中的に制御する制御装置とを有することを特徴
とするパケット交換装置。２、第１請求項記載のパケット交換装置において、各入
力バッファからパケットを同期してスイッチに出力し、
スイッチの接続の変更操作とパケットの転送を交互に行
うことを特徴とするパケット交換装置。３、第１請求項記載のパケット交換装置において入力バ
ッファ内のパケットのヘッダ情報から同一出力ポート宛
パケットの有無を検出し、各出力ポート宛パケットが１
つだけ出力されるように制御するアービタを併せ持つこ
とを特徴とするパケット交換装置。４、第１〜第３請求項記載のパケット交換装置において
、クロックをパケットデータと波長多重し、パケットデ
ータと同一の経路を用いて転送することを特徴とするパ
ケット交換装置。５、第１〜第４請求項記載のパケット交換装置において
、パケットデータを波長多重し複数ビットを同一の径路
により同時に転送することを特徴とするパケット交換装
置。６、第１〜第５請求項記載のパケット交換装置において
、該調停処理とスイッチの接続処理をそれぞれ出力ポー
ト毎に並列して行うことを特徴とするパケット交換方式
。７、固定長のパケットを交換する装置であって、入力ポ
ートから入力されたパケットを一時蓄積する入力バッフ
ァと、パケットを入力バッファから指定された出力ポー
トに転送するためのスイッチと、入力バッファ内のパケ
ットのヘッダ情報を用いてスイッチを集中的に制御する
制御装置とを有するパケット交換装置において、各入力
バッファｉ（ｉ＝１〜Ｎ、Ｎ＝入力ポート数）のパケッ
トの宛先をデコードして各出力ポートｊ（ｊ＝１〜Ｍ：
Ｍ＝出力ポート数）へのパケット出力要求信号Ａ（ｉ、
ｊ）を生成し、各出力ポート毎に前記パケット出力要求
信号Ａ（ｉ、ｊ）ｉ＝１〜Ｎを集めて該出力ポートに出
力するパケットを決定してパケット出力許可信号Ｂ（ｉ
、ｊ）（入力ポートｉから出力ポートｊへのパケット送
信可）を出力し、各入力ポート毎に（Ｂ（ｉ、ｊ）、ｊ
＝１〜Ｍの論理和をとることにより入力バッファｉから
のパケット出力の可否を決定することを特徴とするパケ
ット交換方式。８、第７請求項記載のパケット交換方式において、各出
力ポート毎にパケットを出力した入力ポート番号を記憶
しておき、次のパケットは前回と異なる入力ポートから
出力されるように調停を行うことを特徴とするパケット
交換方式。９、固定長のパケットを交換する装置であって、入力ポ
ートから入力されたパケットをパケットの優先度別に一
時蓄積する複数の入力バッファと、パケットを入力バッ
ファから指定された出力ポートに転送するためのスイッ
チと、入力バッファ内のパケットのヘッダ情報を用いて
優先度の高いパケットから出力されるように入力バッフ
ァとスイッチを制御する制御装置とを有することを特徴
とするパケット交換装置。１０、第９請求項記載のパケット交換装置において、各
入力バッファからパケットを同期してスイッチに出力し
、スイッチの接続の変更操作とパケットの転送を交互に
行うことを特徴とするパケット交換装置。１１、第９請求項記載のパケット交換装置において、入
力バッファ内のパケットのヘッダ情報から同一出力ポー
ト宛パケットの有無を検出し、各出力ポート宛パケット
が１つだけ出力されるように制御するアービタを併せ持
つことを特徴とするパケット交換装置。１２、第９〜第１１請求項記載のパケット交換装置にお
いて、該スイッチが更間分割形スイッチであることを特
徴とするパケット交換装置。１３、第１２請求記載のパケット交換装置において、該
空間分割形スイッチが光スイッチであることを特徴とす
るパケット交換装置。１４、第１３請求項記載のパケット交換装置において、
クロックをパケットデータと波長多重し、パケットデー
タと同一の経路を用いて転送することを特徴とするパケ
ット交換装置。１５、第９〜第１４請求項記載のパケット交換装置にお
いて、各入力ポートｉ（ｉ＝１〜Ｎ、Ｎ＝入力ポート数）から該制御装置にパケットの宛先情
報と共にパケットの優先度情報を入力し、該制御装置が
該パケットの宛先情報を用いて入力ポートｉから出力ポ
ートｊ（ｊ＝１〜Ｍ、Ｍ＝出力ポート数）へのパケット
出力要求信号Ａ（ｉ、ｊ）とＡ（ｉ、ｊ）の優先度Ｐ（
ｉ、ｊ）を生成し、各出力ポート毎に前記パケット出力
要求信号Ａ（ｉ、ｊ）と優先度Ｐ（ｉ、ｊ）ｉ＝１〜Ｎ
を集めて優先度の最も高いパケットの中から該出力ポー
トに出力するパケットを決定してパケット出力許可信号
Ｂ（ｉ、ｊ）（入力ポートｉから出力ポートｊへのパケ
ット送信可）を生成し、各入力ポート毎にＢ（ｉ、ｊ）
、ｊ＝１〜Ｍの論理和をとることにより入力バッファｉ
からのパケット出力の可否を決定することを特徴とする
パケット交換方式。１６、第１５請求項記載のパケット交換方式において、
各出力ポート毎にパケットを出力した入力ポート番号を
記憶しておき、次に同一の出力ポートに複数のパケット
出力要求があった場合、次のパケットは前回と異なる入
力ポートから出力されるように調停を行うことを特徴と
するパケット交換方式。