JPH01216682A - Blanking period processing circuit - Google Patents
Blanking period processing circuitInfo
- Publication number
- JPH01216682A JPH01216682A JP63041188A JP4118888A JPH01216682A JP H01216682 A JPH01216682 A JP H01216682A JP 63041188 A JP63041188 A JP 63041188A JP 4118888 A JP4118888 A JP 4118888A JP H01216682 A JPH01216682 A JP H01216682A
- Authority
- JP
- Japan
- Prior art keywords
- blanking period
- value
- blk
- circuit
- blanking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はブランキング期間処理回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a blanking period processing circuit.
従来のブランキング期間処理回路においては、テレビ映
像信号のブランキング内に含まれる情報は映像処理によ
り消滅するか、又は変形される場合がある。In conventional blanking period processing circuits, information contained within the blanking of a television video signal may disappear or be transformed by video processing.
上述した従来の方法ではテレビ映像信号のブランキング
内に含まれる情報は映像処理により消滅するか、又は変
形されてしまう場合があり1例えば■ブランキングに重
畳されている各種のYEST信号や制御信号及び文字情
報などが途中で変形されているのが現状である。In the conventional method described above, the information included in the blanking of the television video signal may disappear or be transformed by video processing. The current situation is that text information and text information are transformed midway through.
本発明の目的は映像データーが入力映像に比してどのよ
うな位相にあっても、簡単にブランキング期間を再生す
ることができ、ブランキング内の映像処理を中止し1人
力と同じ形で正確に出力することができる回路を提供す
ることにある。The purpose of the present invention is to be able to easily reproduce the blanking period no matter what phase the video data is in compared to the input video, to stop the video processing during blanking, and to reproduce the video data in the same way as by one person. The objective is to provide a circuit that can output accurately.
上記目的を達成するため、本発明のブランキング期間処
理回路においては、テレビジョン映像信号をA/D変換
してPCMデーターとした後、映像PCMデーターの処
理を行う装置において、入力映像信睦に同期したブラン
キング期間発生器にて得られたブランキング期間を表わ
すBLK信号の前縁と後縁を少なくともlクロック期間
一つの定めた値(B1、に値)に強制的にすげ替える手
段と、 BLK値にすげ替える前にBLK値と同じ値の
映像データーがあった場合にはILSBだけ値をずらす
手段と、映像データーの処理を行う部分においてはBL
K値が得られた場合にはフリップフロップ回路をセット
し次のBLK値を得るまで保持しておき、ブランキング
期間を決定し、そのブランキング期間は処理を行わず映
像データーをそのまま出力する手段とを有するものであ
る。In order to achieve the above object, the blanking period processing circuit of the present invention converts a television video signal into PCM data by A/D converting it, and then converts the input video signal into PCM data in a device that processes the video PCM data. means for forcing the leading and trailing edges of the BLK signal representing the blanking period obtained by the synchronized blanking period generator to a predetermined value (value B1) for at least l clock periods; If there is video data with the same value as the BLK value before switching to the BLK value, there is a means to shift the value by ILSB, and in the part that processes the video data, BL
When a K value is obtained, a flip-flop circuit is set and held until the next BLK value is obtained, a blanking period is determined, and the video data is output as is without processing during the blanking period. It has the following.
〔実施例〕 以ト、本発明の一実施例を図により説明する。〔Example〕 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロック図。FIG. 1 is a block diagram showing one embodiment of the present invention.
第2図は映像データーのシフトとBLK値植え込み位相
概念図である。FIG. 2 is a conceptual diagram of the shift of video data and the phase of BLK value implantation.
第1図において1本発明はA/D変換回路2と。In FIG. 1, 1 the present invention is an A/D conversion circuit 2.
データーシフト回路3と、ブランキング植え込み回路4
と、同期分離回路5と、クロック発生回路6と、ブラン
キング期間発生回路7と、メモリコントロール回路11
と、1フレームメモリ12と、画像処理回路14と、遅
延回路15と、BLK値検出回路16と、フリップフロ
ップ(F/F)17と、セレクタ19とを有する。Data shift circuit 3 and blanking implant circuit 4
, a synchronization separation circuit 5 , a clock generation circuit 6 , a blanking period generation circuit 7 , and a memory control circuit 11
, a one-frame memory 12 , an image processing circuit 14 , a delay circuit 15 , a BLK value detection circuit 16 , a flip-flop (F/F) 17 , and a selector 19 .
次に本発明の動作を第1図及び第2図を用いて説明する
。Next, the operation of the present invention will be explained using FIGS. 1 and 2.
映像人力1はA/D変換回路2によりPCM信号に変換
された後、データーシフト回路3において後でブランキ
ング期間の検出レベルと使用する値(ここでは3C(1
6進)とする)が映像データーとして含まれる場合はI
LSB値をシフトし、 3Dの値におきかえる。ブラン
キング植え込み回路4ではブランキング期間発生回路7
から供給されるBLK信号8に従って映像データー内に
ブランキング値を植え込む。上記の概念を第2図に示す
。一方プランキング期間発生回路7は人力映像の同期分
離回路5から得られる水平、垂直情報9とクロック発生
回路6から得られるクロック信号10によって、入力に
同期したブランキング期間を決定する。第1図の実施例
は映像特殊効果装置(DVE)に本発明を使用した場合
を示している。信号9.10からメモリコントロール回
路11によって1フレームメモリ12の書き込み、読み
出しが制御される。1フレームメモリは書き込みは人力
映像データーをそのまま書き込み、読み出し側で各種の
演算を行うが、H及びVブランキング期間はブランキン
グ期間発生回路7からの連続ブランキング情報13によ
って連続読み出し動作となる。The video input signal 1 is converted into a PCM signal by the A/D conversion circuit 2, and then converted into a value (here, 3C (1
(hex)) is included as video data, I
Shift the LSB value and replace it with a 3D value. In the blanking implantation circuit 4, the blanking period generation circuit 7
A blanking value is embedded in the video data according to the BLK signal 8 supplied from the video data. The above concept is illustrated in FIG. On the other hand, the blanking period generation circuit 7 determines a blanking period synchronized with the input based on the horizontal and vertical information 9 obtained from the human video synchronization separation circuit 5 and the clock signal 10 obtained from the clock generation circuit 6. The embodiment shown in FIG. 1 shows a case where the present invention is used in a video special effects device (DVE). Writing and reading of one frame memory 12 is controlled by the memory control circuit 11 from the signal 9.10. In the one-frame memory, human video data is written as is, and various calculations are performed on the reading side, but during the H and V blanking periods, continuous blanking information 13 from the blanking period generating circuit 7 causes continuous reading operations.
Lフレームメモリ出力は1画像処理回路14のための演
算を通過する信号と、バイパスのために画像処理回路1
4と同じ遅延をもつ遅延回路15を通過する信号と、ブ
ランキング値を検出する回路16を通る信号とに3分枝
する。検出回路16でブランキング値が検出されると、
1パルスをフリップフロップ17へ供給しF/F17で
連続したBLK信号18となる。The L frame memory output is a signal that passes through the calculation for 1 image processing circuit 14 and a signal that passes through the operation for image processing circuit 1 for bypass.
The signal is divided into three branches: a signal passing through a delay circuit 15 having the same delay as 4, and a signal passing through a circuit 16 for detecting a blanking value. When the blanking value is detected by the detection circuit 16,
One pulse is supplied to the flip-flop 17, and the F/F 17 generates a continuous BLK signal 18.
連続BLK信号18はブランキング期間のみセレクタ1
9を遅延回路15の方に倒し、水平、垂直のBLK期間
は人力データーをそのまま映像処理出力2oとして出力
する。Continuous BLK signal 18 is sent to selector 1 only during the blanking period.
9 to the delay circuit 15, and during the horizontal and vertical BLK periods, human data is output as is as the video processing output 2o.
以上説明したように本発明は入力位相と異なるいかなる
位相においても安定したブランキング期間を再発するこ
とができ、さらにブランキング期間の各種情報を損なわ
ずに出力まで保持することができる効果を有する。As described above, the present invention has the advantage that a stable blanking period can be regenerated at any phase different from the input phase, and furthermore, various information of the blanking period can be maintained without loss until output.
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。
第2図は映像データーのシフトとBLK値植え込み位相
の概念図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 2 is a conceptual diagram of the shift of video data and the phase of BLK value implantation.
Claims (1)
ターとした後、映像PCMデーターの処理を行う装置に
おいて、入力映像信号に同期したブランキング期間発生
器にて得られたブランキング期間を表わすBLK信号の
前縁と後縁を少なくとも1クロック期間一つの定めた値
(BLK値)に強制的にすげ替える手段と、BLK値に
すげ替える前にBLK値と同じ値の映像データーがあっ
た場合には1LSBだけ値をずらす手段と、映像データ
ーの処理を行う部分においてはBLK値が得られた場合
にはフリップフロップ回路をセットし次のBLK値を得
るまで保持しておき、ブランキング期間を決定し、その
ブランキング期間は処理を行わず映像データーをそのま
ま出力する手段とを有することを特徴とするブランキン
グ期間処理回路。1. Represents the blanking period obtained by a blanking period generator synchronized with the input video signal in a device that processes the video PCM data after A/D converting the television video signal to PCM data. A means for forcibly changing the leading edge and trailing edge of a BLK signal to one predetermined value (BLK value) for at least one clock period, and when there is video data with the same value as the BLK value before changing to the BLK value. There is a means to shift the value by 1LSB, and in the part that processes video data, when a BLK value is obtained, a flip-flop circuit is set and held until the next BLK value is obtained, and a blanking period is set. 1. A blanking period processing circuit comprising means for determining a blanking period and outputting video data as it is without performing any processing during the blanking period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041188A JPH01216682A (en) | 1988-02-24 | 1988-02-24 | Blanking period processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63041188A JPH01216682A (en) | 1988-02-24 | 1988-02-24 | Blanking period processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01216682A true JPH01216682A (en) | 1989-08-30 |
Family
ID=12601440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63041188A Pending JPH01216682A (en) | 1988-02-24 | 1988-02-24 | Blanking period processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01216682A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5334998A (en) * | 1991-07-05 | 1994-08-02 | Sun Microsystems, Inc. | Method and apparatus for utilizing blanking on both zero setup and pedestal setup display monitors with a conventional computer system |
-
1988
- 1988-02-24 JP JP63041188A patent/JPH01216682A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5334998A (en) * | 1991-07-05 | 1994-08-02 | Sun Microsystems, Inc. | Method and apparatus for utilizing blanking on both zero setup and pedestal setup display monitors with a conventional computer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4249212A (en) | Television picture special effects system using digital memory techniques | |
GB2240900A (en) | Concealing errors in a video signal produced by telecine | |
JPH01171372A (en) | Television signal format converter | |
JPH01216682A (en) | Blanking period processing circuit | |
JPH05227476A (en) | Image data storage method | |
JP3827057B2 (en) | Data rate converter | |
JP3304424B2 (en) | Image conversion device | |
DE60029046D1 (en) | Image buffer with multiple access modes | |
JPS62299135A (en) | Line switching system | |
JP2785262B2 (en) | Title image generator | |
JPS61114671A (en) | Image printer device | |
JPS5831150B2 (en) | Television standard format converter | |
JPH10188473A (en) | Video recording and reproducing device | |
JPH0447892A (en) | User data multiplexing system for picture coder | |
JP2603649Y2 (en) | Video information variable delay circuit | |
JP2572439B2 (en) | Thermal printer | |
JPS60112388A (en) | A/d conversion method | |
JPH0449785A (en) | Video signal recorder | |
KR950024526A (en) | Recording Control Method of Built-in Video Semi-Period TV | |
JPH02228887A (en) | Video signal processing circuit | |
JPS54106117A (en) | Still picture filing device | |
JPH02244886A (en) | Buffer memory switching circuit | |
KR960042584A (en) | Voice and video repeat method and device | |
JPS6453271A (en) | Binary and multivalued conversion method and it's device | |
JPH01136281A (en) | Buffer memory control system |