JPH01211878A - I/oピンの修復方法 - Google Patents
I/oピンの修復方法Info
- Publication number
- JPH01211878A JPH01211878A JP3802088A JP3802088A JPH01211878A JP H01211878 A JPH01211878 A JP H01211878A JP 3802088 A JP3802088 A JP 3802088A JP 3802088 A JP3802088 A JP 3802088A JP H01211878 A JPH01211878 A JP H01211878A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- solder
- pad
- ceramic substrate
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims description 28
- 230000008439 repair process Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ピングリッドアレイ等のセラミック基板から脱落したI
/Oピンを修復するI/Oピンの修復方法に関し、 簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピンであっても修復可能とすることを目的とし、 セラミック基板におけるI/Oピンの脱落部位に導電性
を存する環状の修復パッドを接着し、次いで前記修復パ
ッドの中央部にペースト状半田を充填し、前記半田をリ
フローしてセラミック基板上にI/Oピンを立設するよ
うに構成する。
/Oピンを修復するI/Oピンの修復方法に関し、 簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピンであっても修復可能とすることを目的とし、 セラミック基板におけるI/Oピンの脱落部位に導電性
を存する環状の修復パッドを接着し、次いで前記修復パ
ッドの中央部にペースト状半田を充填し、前記半田をリ
フローしてセラミック基板上にI/Oピンを立設するよ
うに構成する。
本発明は、ビングリッドアレイ等のセラミック基板から
脱落したI/Oピンを修復するI/Oピンの修復方法に
関するものである。
脱落したI/Oピンを修復するI/Oピンの修復方法に
関するものである。
近年、コンピュータシステムの小型、高速化の要求から
、セラミック基板上に複数の半導体素子を搭載した回路
基板モジュールが用いられている。
、セラミック基板上に複数の半導体素子を搭載した回路
基板モジュールが用いられている。
この回路基板の裏面には、電源供給および信号の入出力
用としてI/Oピンがマトリックス状に実装されている
。そして、上述したI/Oピンはセラミック基板上に半
田付けによって接合されているが、回路基板の組立にお
いて、作業等のミスによりI/Oピンがセラミック基板
から脱落してしまうことがあり、この脱落したI/Oピ
ンを修復する必要がある。
用としてI/Oピンがマトリックス状に実装されている
。そして、上述したI/Oピンはセラミック基板上に半
田付けによって接合されているが、回路基板の組立にお
いて、作業等のミスによりI/Oピンがセラミック基板
から脱落してしまうことがあり、この脱落したI/Oピ
ンを修復する必要がある。
〔従来の技術]
I/Oピンがセラミック基板から脱落する場合には、大
別して第3図に示すような3つのモードがある。すなわ
ち、セラミック基板1上に形成されたパッドIOを残し
てI/Oピン2のみが脱落する第一のモード(第3図(
a)参照)、パッド/Oの剥離を伴う第二のモード(第
3図(b)参照)、セラミック基板1の破壊を伴う第三
のモード(第3図(C)参照)がそれである。
別して第3図に示すような3つのモードがある。すなわ
ち、セラミック基板1上に形成されたパッドIOを残し
てI/Oピン2のみが脱落する第一のモード(第3図(
a)参照)、パッド/Oの剥離を伴う第二のモード(第
3図(b)参照)、セラミック基板1の破壊を伴う第三
のモード(第3図(C)参照)がそれである。
そして、第一のモードによるI/Oピン2の脱落に対し
ては、ペースト状半田4をパッド/Oに塗布し、この半
田4をリフローさせることにより原状に復帰させること
ができるが、第二および第三の脱落モードの場合には、
もはやセラミック基板lのスルーヴイア11との電気的
接続を回復させることができないために、第4図に示す
ように、脱落したI/Oビン2を接着剤5で固定した後
、他のスルーヴイア11とワイヤ6で接続することが行
われていた。
ては、ペースト状半田4をパッド/Oに塗布し、この半
田4をリフローさせることにより原状に復帰させること
ができるが、第二および第三の脱落モードの場合には、
もはやセラミック基板lのスルーヴイア11との電気的
接続を回復させることができないために、第4図に示す
ように、脱落したI/Oビン2を接着剤5で固定した後
、他のスルーヴイア11とワイヤ6で接続することが行
われていた。
〔発明が解決しようとする課題〕
しかし、上述したようなワイヤリングによる接続は、手
間がかかるとともに、脱落したI/Oピン2が電源供給
ピンである場合には、ワイヤ6の抵抗による電源ドロッ
プが大きくなるために、この方法は使用することはでき
ず、回路基板を廃却しなければならないという問題を有
していた。
間がかかるとともに、脱落したI/Oピン2が電源供給
ピンである場合には、ワイヤ6の抵抗による電源ドロッ
プが大きくなるために、この方法は使用することはでき
ず、回路基板を廃却しなければならないという問題を有
していた。
本発明は、かかる事情のもとになされたものであって、
簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピン2であっても修復可能なI/Oピンの修復方法
を提供することを目的とする。
簡単に、かつ電源供給ピンを含み、どのような種類のI
/Oピン2であっても修復可能なI/Oピンの修復方法
を提供することを目的とする。
そして、本発明によれば上記目的は、セラミック基板に
おけるI/Oピンの脱落部位に導電性を有する環状の修
復パッドを接着し、次いで前記修復パッドの中央部にペ
ースト状半田を充填し、前記半田をリフローしてセラミ
ック基板上にI/Oピンを立設するI/Oピンの修復方
法を提供することにより達成される。
おけるI/Oピンの脱落部位に導電性を有する環状の修
復パッドを接着し、次いで前記修復パッドの中央部にペ
ースト状半田を充填し、前記半田をリフローしてセラミ
ック基板上にI/Oピンを立設するI/Oピンの修復方
法を提供することにより達成される。
〔作用]
上記構成に基づき、セラミック基板1から脱落したI/
Oビン2は、環状の修復パッド3の中央部においてリフ
ローされた半田4により再固定され、原状に復帰される
。
Oビン2は、環状の修復パッド3の中央部においてリフ
ローされた半田4により再固定され、原状に復帰される
。
このようにして本発明では、ワイヤリングをすることな
くセラミック基Fi1から脱落したI/Oピン2を修復
することができる。
くセラミック基Fi1から脱落したI/Oピン2を修復
することができる。
以下、本発明の望ましい実施例を添付図面に基づいて詳
細に説明する。
細に説明する。
第2図は、上述した第三のモードによりI/Oピン2が
セラミック基板1から脱落した状態を示すもので、I/
Oピン2は、セラミック基板1上に薄膜、あるいは厚膜
形成されたパッド/Oと、セラミック部分12を伴って
脱離している。
セラミック基板1から脱落した状態を示すもので、I/
Oピン2は、セラミック基板1上に薄膜、あるいは厚膜
形成されたパッド/Oと、セラミック部分12を伴って
脱離している。
このような状態において、まず、第1図(a)に示すよ
うに、セラミック基板1の破損部分に環状の修復パッド
3を接着し、修復パッド3の中央部にペースト状半田4
を充填する(第1図(a)参照)。
うに、セラミック基板1の破損部分に環状の修復パッド
3を接着し、修復パッド3の中央部にペースト状半田4
を充填する(第1図(a)参照)。
修復パッド3は、銅、アルミニウム等の導電性材料を環
状に成型したもので、セラミック基板1上に接着した際
に外部に露出する部位に例えば金等の半田濡れ性の良い
金属メツキ層30が形成されている。また、この修復パ
ッド3の裏面、すなわちセラミック基板1に当接する面
には、セラミック基板1の表面部との間に接着剤溜りを
構成する凹溝31が形成されており、凹溝31内に熱硬
化型の接着剤5を充填した後、接着剤5塗布面をセラミ
ック基板1に押し付けることにより該修復パッド3を固
定することができるように考慮されている。
状に成型したもので、セラミック基板1上に接着した際
に外部に露出する部位に例えば金等の半田濡れ性の良い
金属メツキ層30が形成されている。また、この修復パ
ッド3の裏面、すなわちセラミック基板1に当接する面
には、セラミック基板1の表面部との間に接着剤溜りを
構成する凹溝31が形成されており、凹溝31内に熱硬
化型の接着剤5を充填した後、接着剤5塗布面をセラミ
ック基板1に押し付けることにより該修復パッド3を固
定することができるように考慮されている。
一方、ペースト状半田4は、周知のクリーム半田等を使
用することができ、修復パッド3の上面からやや膨出す
る程度に充填される。
用することができ、修復パッド3の上面からやや膨出す
る程度に充填される。
この後、上記ペースト状半田4上に新たなI/Oピン2
を立設し、半田4を局部加熱、あるいはりフロー炉によ
りリフローさせると、半田4は、第1図(b)に示すよ
うに、フィレット40を形成して固化し、I/Oピン2
は、スルーヴイア11と導通状態を保ってセラミック基
板1上に強固に実装される。
を立設し、半田4を局部加熱、あるいはりフロー炉によ
りリフローさせると、半田4は、第1図(b)に示すよ
うに、フィレット40を形成して固化し、I/Oピン2
は、スルーヴイア11と導通状態を保ってセラミック基
板1上に強固に実装される。
なお、以上においては、第三のモード、すなわちセラミ
ック基板1の破断を伴うI/Oピン2の脱落モードの場
合を例にとって本発明を説明したが、この他のモードの
場合にも、同様に補修をすることが可能であることは勿
論である。
ック基板1の破断を伴うI/Oピン2の脱落モードの場
合を例にとって本発明を説明したが、この他のモードの
場合にも、同様に補修をすることが可能であることは勿
論である。
C発明の効果〕
以上の説明から明らかなように、本発明によるI/Oビ
ンの修復方法によれば、修復作業に際してワイヤリング
等の面倒な作業を要しないので、補修作業が簡単になり
、かつ、ワイヤを使用した補修方法でないために、電源
ドロップが発生せず、電源供給ピンの補修も通常の信号
ピンと同様に行うことができ、どのような種類のI/O
ビンであっても修復することができる。
ンの修復方法によれば、修復作業に際してワイヤリング
等の面倒な作業を要しないので、補修作業が簡単になり
、かつ、ワイヤを使用した補修方法でないために、電源
ドロップが発生せず、電源供給ピンの補修も通常の信号
ピンと同様に行うことができ、どのような種類のI/O
ビンであっても修復することができる。
第1図は本発明の実施例を示す説明図、第2図はI/O
ピンの脱落状態を示す説明図、第3図はI/Oピンの脱
落モードを示す説明図、第4図は従来例を示す説明図で
ある。 第1図において、 1はセラミック基板、 2はI/Oビン、 3は修復パッド、 4は半田である。 、l¥全発明突たイ列暑庁・す言骨日目図第1図 (a+ (bl (cl慌翠
例υ丁説明口 第4図
ピンの脱落状態を示す説明図、第3図はI/Oピンの脱
落モードを示す説明図、第4図は従来例を示す説明図で
ある。 第1図において、 1はセラミック基板、 2はI/Oビン、 3は修復パッド、 4は半田である。 、l¥全発明突たイ列暑庁・す言骨日目図第1図 (a+ (bl (cl慌翠
例υ丁説明口 第4図
Claims (1)
- セラミック基板(1)におけるI/Oピン(2)の脱
落部位に導電性を有する環状の修復パッド(3)を接着
し、次いで前記修復パッド(3)の中央部にペースト状
半田(4)を充填し、前記半田(4)をリフローしてセ
ラミック基板(1)上にI/Oピン(2)を立設するI
/Oピンの修復方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3802088A JPH01211878A (ja) | 1988-02-19 | 1988-02-19 | I/oピンの修復方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3802088A JPH01211878A (ja) | 1988-02-19 | 1988-02-19 | I/oピンの修復方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01211878A true JPH01211878A (ja) | 1989-08-25 |
Family
ID=12513890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3802088A Pending JPH01211878A (ja) | 1988-02-19 | 1988-02-19 | I/oピンの修復方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01211878A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03211760A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | 入出力用ピンの補修接続法 |
US9163211B2 (en) | 2002-07-09 | 2015-10-20 | Baxter International Inc. | Animal protein free media for cultivation of cells |
JP2016219392A (ja) * | 2015-05-17 | 2016-12-22 | ヂョウ マンヂーZHOU Manzhi | 電源端子の冷間圧造成型方法及び冷間圧造成型の電源端子 |
-
1988
- 1988-02-19 JP JP3802088A patent/JPH01211878A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03211760A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | 入出力用ピンの補修接続法 |
US9163211B2 (en) | 2002-07-09 | 2015-10-20 | Baxter International Inc. | Animal protein free media for cultivation of cells |
JP2016219392A (ja) * | 2015-05-17 | 2016-12-22 | ヂョウ マンヂーZHOU Manzhi | 電源端子の冷間圧造成型方法及び冷間圧造成型の電源端子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5477419A (en) | Method and apparatus for electrically connecting an electronic part to a circuit board | |
US6196444B1 (en) | Method and apparatus for soldering ball grid array modules to substrates | |
JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
JP2000236001A (ja) | フリップ・チップ半導体相互接続構造、インタポーザおよびそれを作成するための方法ならびに電子モジュールを組み立てるための方法 | |
US7042088B2 (en) | Package structure with two solder arrays | |
US5868304A (en) | Socketable bump grid array shaped-solder on copper spheres | |
JPH01211878A (ja) | I/oピンの修復方法 | |
JP3230487B2 (ja) | 三次元パッケージおよびその製造方法 | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JPH06168982A (ja) | フリップチップ実装構造 | |
JPH0927676A (ja) | 半田ボール | |
JPH0661304A (ja) | 半導体素子のボンディング方法 | |
JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
JPH09283564A (ja) | 半導体接合構造 | |
US6070782A (en) | Socketable bump grid array shaped-solder on copper spheres | |
JP2000091380A (ja) | フリップチップの実装構造 | |
KR100746365B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
US11646286B2 (en) | Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints | |
JPH08316619A (ja) | プリント配線板及びその製造方法 | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
JP2002083841A (ja) | 実装構造及びその製造方法 | |
KR102775585B1 (ko) | 배터리용 연성회로기판의 웰딩 플레이트 결합방법 | |
JPH05136143A (ja) | 半導体素子及びその製造方法 |