[go: up one dir, main page]

JP3078781B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP3078781B2
JP3078781B2 JP10167908A JP16790898A JP3078781B2 JP 3078781 B2 JP3078781 B2 JP 3078781B2 JP 10167908 A JP10167908 A JP 10167908A JP 16790898 A JP16790898 A JP 16790898A JP 3078781 B2 JP3078781 B2 JP 3078781B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
forming
protruding
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10167908A
Other languages
English (en)
Other versions
JP2000003933A (ja
Inventor
司 白石
芳宏 別所
正浩 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP10167908A priority Critical patent/JP3078781B2/ja
Publication of JP2000003933A publication Critical patent/JP2000003933A/ja
Application granted granted Critical
Publication of JP3078781B2 publication Critical patent/JP3078781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子機器に搭載され
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の集積度が高くなり、
半導体装置の小型化及び接続端子の狭ピッチ化が進み、
そのためフリップチップ実装技術用いた半導体装置の開
発が盛んに行われている。以下図面を参照しながら、従
来のフリップチップ実装技術を用いた半導体装置の一例
について説明する。
【０００３】図１２に、従来のフリップチップ実装技術
を用いた半導体装置の要部断面図を示す。図１２におい
て、１０１は半導体素子、１０２は半導体素子内部に形
成された配線部、１０３は半導体素子内部に形成された
素子形成のための拡散領域である。なお、配線部が多層
化された領域及び素子形成のための拡散領域を回路形成
用素子と呼ぶ。また、１０４は絶縁膜、１０５は電極で
あり、この電極１０５上に導電性金属からなる突起電極
１０６を形成する。一方、１０７は回路基板であり、１
０８は回路基板１０７上に形成した基板電極（端子電
極）である。さらに、１０９は電気的接続を行うための
導電性接着剤で、１１０は機械的補強を行うアンダーフ
ィル樹脂と呼ばれる絶縁性を有する樹脂である。
【０００４】以上のように構成された半導体装置の製造
方法を図１２及び図１３を用いて説明する。
【０００５】まず、通常の半導体プロセスにおいて所望
の回路形成用素子などを形成した半導体素子１０１の電
極１０５上に突起電極１０６を形成する。この突起電極
１０６は、まずワイヤーボンディング技術などを用いて
金属突起物を形成した後に、高さを均一とするために図
１３に示すように平坦性を有す平板１１１に押し当てて
加圧して変形させることにより、許容する範囲内の高さ
ばらつきを確保することで形成していた。これは、突起
電極１０６の高さのバラツキが大きい場合、周囲と比べ
て低い突起電極には導電性接着剤１０９の転写量が著し
く少なくなったり、あるいは実装する際にこの部分の導
電性接着剤１０９が接続する回路基板１０７側の基板電
極１０８に到達しないなどの不具合が生じ、電気的接続
に著しい障害を与えるためである。
【０００６】一方、ＡｕやＣｕ等の導電性金属材料を用
いて、絶縁物からなる回路基板１０７上に所望の回路パ
ターンや端子電極１０８を形成しておく。
【０００７】予め均一な膜厚を形成した液状の導電性接
着剤膜に、上記によって形成した突起電極１０５の先端
部を浸した後、引き上げて導電性接着剤１０９を突起電
極１０５に転写して塗布する。
【０００８】その後、回路基板１０７上に、導電性接着
剤１０９を介して、所定の端子電極１０８と突起電極１
０６とが当接して電気的接続が行えるように、半導体素
子１０１をフェースダウンにて配置する。それから、加
熱処理を行い、導電性接着剤１０９を硬化させる。最後
に、半導体素子１０１と回路基板１０７の間に液状のエ
ポキシ系等の絶縁性を有するアンダーフィル樹脂１１０
を毛細管現象を利用して充填する。充填完了後、加熱処
理等を行いアンダーフィル樹脂１１０を硬化させてフリ
ップチップ実装を行う。
【０００９】以上のようにしてフリップチップ実装技術
を用いた半導体装置を製造していた。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな製造方法では、突起電極の形成過程における外力
が、突起電極の直下に存在する回路形成用素子にダメー
ジを与えることがあった。例えば、突起電極１０６の高
さを必要な範囲の高さバラツキ内に抑える場合、突起電
極先端部を平坦性を有する平板に押し当てて荷重成分の
みで変形を生じせしめて高さを揃えているが、この直下
に回路形成用素子が存在する場合はこの素子に与えるダ
メージが大きいため必要機能を失うことが多い。従って
昨今に至るまでの間、半導体素子の低コスト化及び高性
能化の観点から、電極端子を回路形成用素子の直上に形
成した構成の半導体素子のニーズが強いにも関わらず、
このような構成の半導体素子と導電性接着剤を組み合わ
せたフリップチップ実装構成の半導体装置の作製は困難
であった。
【００１１】本発明は上記問題点に鑑み、上記した構成
の半導体素子の電気的接続を、半導体素子の電極上に形
成した突起電極と導電性接着剤を介して行うフリップチ
ップ実装構成により行う半導体装置を、必要機能を失う
ことなく極めて品質高く、かつ容易に製造することが可
能となる製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は以下の構成とする。
【００１３】本発明の第１の構成に係る半導体装置の製
造方法は、導電性を有する金属材料からなる突起電極
を、内部に回路形成用素子を有し、前記回路形成用素子
の真上に電極を有する半導体素子の前記電極上に形成す
る工程と、前記突起電極を有する前記半導体素子をフェ
ースダウン方式にて、半導体素子の前記突起電極と回路
基板上の端子電極とを導電性接着剤を介して電気的に接
続する工程とを含む半導体装置の製造方法において、前
記突起電極を形成する工程が、前記回路形成用素子の真
上の電極上に、熱エネルギーまたは超音波エネルギーを
活用して突起電極を付着する工程と、前記突起電極の先
端部を平坦性を有する平板に押し当てた後、熱エネルギ
ーまたは超音波エネルギーまたはこれらを併用して前記
突起電極を軟化させてから変形させて高さを一様とする
工程とを有することを特徴とする。
【００１４】本発明は上記の構成とすることにより、熱
エネルギーまたは超音波エネルギーを活用して突起電極
を付着し、熱エネルギーまたは超音波エネルギーを用い
て突起電極の高さを均一化するので、突起電極の直下の
回路形成用素子に加わるダメージが少なくすることがで
きる。従って、高機能と低コストを実現するために回路
形成用素子の直上に電極を形成した半導体素子の電気的
接続を、半導体素子の電極上に形成した突起電極と導電
性接着剤を介して行うフリップチップ実装構成により行
う半導体装置を、必要機能を失うことなく極めて品質高
く、かつ経済性良く製造することが可能となる。
【００１５】また、本発明の第２の構成に係る半導体装
置の製造方法は、導電性を有する金属材料からなる２段
突起電極を、内部に回路形成用素子を有した半導体素子
の電極上に形成する工程と、前記２段突起電極を有する
前記半導体素子をフェースダウン方式にて、半導体素子
の前記２段突起電極と回路基板上の端子電極とを導電性
接着剤を介して電気的に接続する工程とを含む半導体装
置の製造方法において、前記２段突起電極を形成する工
程が、前記回路形成用素子の上部の電極上に、導電性を
有する金属塊を粘着性を有する有機材料にて付着せしめ
た後に、前記金属塊を熱エネルギーまたは超音波エネル
ギーまたはこれらを併用して溶融させて前記電極と前記
金属塊との間で合金層を形成し第１段目の突起電極を形
成する工程と、導電性を有する金属塊を粘着性を有する
有機材料にて前記第１段目の突起電極上に付着せしめた
後に、前記金属塊を熱エネルギーまたは超音波エネルギ
ーまたはこれらを併用して溶融させて前記第１段目の突
起電極上に第２段目の突起電極を形成する工程とを有す
ることを特徴とする。または、導電性を有する金属材料
からなる２段突起電極を、内部に回路形成用素子を有し
た半導体素子の電極上に形成する工程と、前記２段突起
電極を有する前記半導体素子をフェースダウン方式に
て、半導体素子の前記２段突起電極と回路基板上の端子
電極とを導電性接着剤を介して電気的に接続する工程と
を含む半導体装置の製造方法において、前記２段突起電
極を形成する工程が、前記回路形成用素子の上部の電極
上に導電性を有する金属塊を粘着性を有する有機材料に
て付着せしめ、さらに前記金属塊上に別の金属塊を粘着
性を有する有機材料にて付着せしめた後、これらの金属
塊を熱エネルギーまたは超音波エネルギーまたはこれら
を併用して溶融させる工程を有することを特徴とする。
【００１６】本発明は上記の構成とすることにより、２
段突起電極の付着を熱エネルギーまたは超音波エネルギ
ーを活用して行うので、２段突起電極の直下の回路形成
用素子に加わるダメージが少なくすることができる。従
って、高機能と低コストを実現するために回路形成用素
子の直上に電極を形成した半導体素子の電気的接続を、
半導体素子の電極上に形成した２段突起電極と導電性接
着剤を介して行うフリップチップ実装構成により行う半
導体装置を、必要機能を失うことなく極めて品質高く、
かつ経済性良く製造することが可能となる。上記の構成
において、２段突起電極を形成した後に、前記２段突起
電極の先端部を平坦性を有する平板に押し当てた後、熱
エネルギーまたは超音波エネルギーまたはこれらを併用
して前記突起電極を軟化させてから変形させて高さを一
様とする工程を有することが好ましい。かかる好ましい
構成によれば、２段突起電極の高さがより一層均一化さ
れるので、回路基板の端子電極との電気接続の信頼性が
向上する。また、その高さ均一化の手段が、熱エネルギ
ーまたは超音波エネルギーまたはこれらを併用して突起
電極を軟化させ、変形させて行われるので、突起電極の
下部に存在する回路形成用素子へのダメージを少なくす
ることができる。
【００１７】また、本発明の第３の構成に係る半導体装
置の製造方法は、導電性を有する金属材料からなる突起
電極を、内部に回路形成用素子を有し、前記回路形成用
素子の真上に電極を有する半導体素子の前記電極上に形
成する工程と、前記突起電極を有する前記半導体素子を
フェースダウン方式にて、半導体素子の前記突起電極と
回路基板上の端子電極とを導電性接着剤を介して電気的
に接続する工程とを含む半導体装置の製造方法におい
て、前記突起電極を形成する工程が、前記回路形成用素
子の真上の電極上に任意形状を有する突起電極を形成す
る工程と、前記突起電極を所望の形状を有する鋳型に挿
入し、熱エネルギーを加えて前記突起電極を軟化させて
変形させる工程と、前記突起電極の先端部を平坦性を有
する平板に押し当てた後、熱エネルギーまたは超音波エ
ネルギーまたはこれらを併用して前記突起電極を軟化さ
せてから変形させて高さを一様とする工程とを有するこ
とを特徴とする。
【００１８】本発明は上記の構成とすることにより、鋳
型によって極めて形状精度の高い所定形状の突起電極を
形成することができる。しかも、鋳型による突起電極の
軟化を熱エネルギーにより行うから、突起電極の形成過
程における外力を抑えることができる。以上により、突
起電極の直下の回路形成用素子に加わるダメージを少な
くすることができる。従って、高機能と低コストを実現
するために回路形成用素子の直上に電極を形成した半導
体素子の電気的接続を、半導体素子の電極上に形成した
突起電極と導電性接着剤を介して行うフリップチップ実
装構成により行う半導体装置を、必要機能を失うことな
く極めて品質高く、かつ経済性良く製造することが可能
となる。
【００１９】更に、本発明の第４の構成に係る半導体装
置の製造方法は、導電性を有する金属材料からなる突起
電極を、内部に回路形成用素子を有し、前記回路形成用
素子の真上に電極を有する半導体素子の前記電極上に形
成する工程と、前記突起電極を有する前記半導体素子を
フェースダウン方式にて、半導体素子の前記突起電極と
回路基板上の端子電極とを導電性接着剤を介して電気的
に接続する工程とを含む半導体装置の製造方法におい
て、前記突起電極の形成が、前記回路形成用素子の真上
の電極上に、電気めっき析出技術を活用して突起電極を
付着する工程と、前記突起電極の先端部を平坦性を有す
る平板に押し当てた後、熱エネルギーまたは超音波エネ
ルギーまたはこれらを併用して前記突起電極を軟化させ
てから変形させて高さを一様とする工程とを有すること
を特徴とする。
【００２０】本発明は上記の構成とすることにより、電
気めっき析出技術によって極めて形状精度の高い所定形
状の突起電極を形成することができる。よって、突起電
極の直下の回路形成用素子に加わるダメージが少なくす
ることができる。従って、高機能と低コストを実現する
ために回路形成用素子の直上に電極を形成した半導体素
子の電気的接続を、半導体素子の電極上に形成した突起
電極と導電性接着剤を介して行うフリップチップ実装構
成により行う半導体装置を、必要機能を失うことなく極
めて品質高く、かつ経済性良く製造することが可能とな
る。
【００２１】また、上記第３〜第４の構成は、突起電極
を形成した後に、前記突起電極の先端部を平坦性を有す
る平板に押し当てた後、熱エネルギーまたは超音波エネ
ルギーまたはこれらを併用して前記突起電極を軟化させ
てから変形させて高さを一様とする工程を有する。かか
る構成によれば、突起電極の高さがより一層均一化され
るので、回路基板の端子電極との電気接続の信頼性が向
上する。また、その高さ均一化の手段が、熱エネルギー
または超音波エネルギーまたはこれらを併用して突起電
極を軟化させ、変形させて行われるので、突起電極の下
部に存在する回路形成用素子へのダメージを少なくする
ことができる。
【００２２】
【発明の実施の形態】以下本発明の半導体装置の実施の
形態について、図面を参照しながら説明する。
【００２３】（第１の実施の形態）図１は、本発明の第
１の実施の形態の半導体装置の製造方法を説明するため
の半導体装置の構成を示す要部断面図である。図１にお
いて、１は半導体素子、２は半導体素子内部に形成され
た配線部、３は半導体素子内部に形成された素子形成の
ための拡散領域である。なお、配線部が多層化された領
域及び素子形成のための拡散領域を回路形成用素子と呼
ぶ。また、４は絶縁膜、５は電極であり、６は電極５上
に形成した導電性金属からなる突起電極である。一方、
７は回路基板であり、８は回路基板７上に形成した端子
電極である。さらに、９は電気的接続を行うための導電
性接着剤で、１０は機械的補強を行う絶縁性を有するア
ンダーフィル樹脂である。
【００２４】以上のように構成された半導体装置の製造
方法を図１及び図２を用いて説明する。
【００２５】まず、通常の半導体プロセスにおいて所望
の回路形成用素子などを形成した半導体素子１の電極５
上に突起電極６を形成する。この突起電極６は、ワイヤ
ーボンディング技術にて形成する方法、または導電性を
有する金属塊を粘着性を有する有機材料にて半導体素子
の電極上に付着せしめた後に、この金属塊を熱または超
音波またはこれらを併用して溶融させて前記電極５と金
属塊との間で合金層を形成して設ける方法により形成す
る。なお、ワイヤーボンディング技術にて突起電極６を
形成する方法とは、具体的にはＡｕワイヤーの先端部に
スパーク放電により形成した溶融状態のＡｕボールを端
子電極８に接触させる際に、超音波及び熱を加えて半導
体素子１側の電極５との間で化合物を形成して接着した
後に、このＡｕボールの上方にてＡｕワイヤーを切断し
て完成させる方法をいう。形成された突起電極６は、図
２に示すように、その高さを一様とするために突起電極
６の先端部を平坦性を有する平板１１に当てた後、熱ま
たは超音波またはこれを併用して前記突起電極を軟化さ
せてから変形させて高さを一様とする。
【００２６】一方、回路基板７上にはＡｕやＣｕ等の導
電性金属材料を用いて、所望の回路パターンや端子電極
８を形成しておく。
【００２７】予め均一な膜厚を形成した液状の導電性接
着剤９の膜に、上記によって形成した突起電極６の先端
部を浸した後、引き上げて導電性接着剤９を突起電極６
に転写して塗布する。
【００２８】その後、回路基板７上に導電性接着剤９を
介して所定の端子電極８と突起電極６とが当接して電気
的接続が行えるように、半導体素子１をフェースダウン
にて配置する。それから、加熱処理を行い、導電性接着
剤９を硬化させる。最後に、半導体素子１と回路基板７
の間に液状のエポキシ系等の絶縁性を有するアンダーフ
ィル樹脂１０を毛細管現象を利用して充填する。充填完
了後、加熱処理等を行いアンダーフィル樹脂１０を硬化
させてフリップチップ実装を行う。
【００２９】本実施の形態の製造方法に示すように、突
起電極６の形成プロセスにおいて、熱エネルギーまたは
超音波エネルギーを活用しているので、突起電極の直下
の回路形成用素子に加わるダメージを少なくすることが
できる。従って、高機能と低コストを実現するために回
路形成用素子の直上に電極を形成した半導体素子の電気
的接続を、半導体素子の電極上に形成した突起電極と導
電性接着剤を介して行うフリップチップ実装構成により
行う半導体装置を、必要機能を失うことなく極めて品質
高く、かつ経済性良く製造することが可能となる。
【００３０】フリップチップ方式による半導体装置は、
いずれの方式においても絶縁樹脂（アンダーフィル樹
脂）を半導体素子と回路基板との間の隙間部に介在させ
る構成となるが、この絶縁樹脂が硬化する際に収縮力が
生じる。この収縮力は接続層を介して接続層直下の回路
形成用素子に伝わる。これによりこの素子の機能が失わ
れる場合も多い。これに対し、接続層に導電性接着剤を
用いた本発明の構成では、導電性接着剤のフレキシブル
性が応力緩和作用としての働きを発現する。従って、回
路形成用素子へのダメージを少なくすることができるの
で、この点において他の方式に比べ有利である。
【００３１】なお、上記の説明において、突起電極６
は、ワイヤーボンディング技術にて形成する方法、また
は導電性を有する金属塊を粘着性を有する有機材料にて
半導体素子の電極上に付着せしめた後に、この金属塊を
熱または超音波またはこれらを併用して溶融させて前記
電極５と金属塊との間で合金層を形成して設ける方法に
より形成するとしたが、本発明はこれに限定されず、例
えば電解めっき析出により形成する方法を用いても同様
な効果が得られる。
【００３２】（第２の実施の形態）図３は、本発明の第
２の実施の形態を示す半導体装置の製造方法を説明する
ための半導体装置の構成を示す要部断面図である。図３
において、図１と同じ部材については同一番号を付して
説明を省略する。図３において図１と異なる点は、液状
の導電性接着剤９を転写させる突起電極３６が２段突起
電極形状となっている点である。
【００３３】以上のように構成された半導体装置の製造
方法について図４を用いて説明する。
【００３４】図４は、本実施の形態の半導体装置の製造
方法における突起電極形成工程を工程順に示した概略断
面図である。
【００３５】図４において、まず（ａ）に示すように、
半導体素子１に形成した電極５上に粘着性を有する適当
な有機材料３１（例えばフラックス材料など）を介し
て、金属塊３２を接着する。次に（ｂ）に示すように、
熱または超音波またはこれらを併用して活用することに
より、その金属塊３２を軟化させ、溶融させた上で、電
極５の金属との間で化合物（合金層）を形成して付着さ
せて第１段目の突起電極とする。さらに（ｃ）に示すよ
うに、第１段目の突起電極上に、（ａ）と同様の手法に
より粘着性を有する適当な有機材料３１（例えばフラッ
クス材料など）を介して、金属塊３２を接着する。次に
（ｄ）に示すように、（ｂ）と同様の手法により熱また
は超音波またはこれらを併用して活用することにより、
その金属塊３２を軟化させ、溶融させた上で、第１段目
の突起電極に第２段目の突起電極を付着させる。以上に
より、１段目の突起電極に重ねて２段目の突起電極を形
成して２段突起形状の突起電極３６を完成させる。この
後必要に応じ本発明の第１の実施の形態で示したように
前記突起電極について、その高さを一様とするために平
坦性を有する平板１１に突起電極３６の先端部を当てた
後、熱または超音波またはこれを併用して前記突起電極
を軟化させてから変形させて高さを一様とする（図２参
照）。また必要に応じ、有機材料３１を洗浄などを施し
て除去する。
【００３６】本実施の形態においては、突起電極３６を
２段突起形状としている。これは、本発明の第１の実施
の形態の製造方法の中で説明したように、突起電極３６
に液状の導電性接着剤９を転写する際、２段突起形状の
２段突起部（上段部）にのみに導電性接着剤９を塗布す
ることにより、導電性接着剤９が垂れ流れることが無く
なるため、導電性接着剤の横への広がりが抑制されるの
で、隣接する電極間でのショートが防止できるという効
果を有する。これにより、電極間の距離を狭くすること
も可能となるので、極めて高密度な接続を有する半導体
装置を高品質に歩留まり良く製造することができる。
【００３７】以上のように、本実施の形態の半導体装置
の製造方法により、液状の導電性接着剤９を使用した構
成のフリップチップ実装方式の半導体装置に適する２段
突起形状の突起電極３６を、熱エネルギーまたは超音波
エネルギーを活用して形成しているため、突起電極の直
下の回路形成用素子に加わるダメージを少なくすること
ができることに加えて、本発明の第１の実施の形態に比
べ高密度な接続を有する高性能な半導体装置を経済性良
く製造できるという効果を有する。
【００３８】なお、本実施の形態において、２段突起形
状を有する突起電極を、導電性を有する金属塊を粘着性
を有する有機材料にて付着後溶融して形成する方法に代
えて、実施の形態１で説明したワイヤーボンディング技
術を用いて、１段目の突起電極と２段目の突起電極を順
次形成しても良い。この場合も、上記と同様の効果を奏
する。
【００３９】（第３の実施の形態）本発明の第３の実施
の形態の半導体装置の製造方法における突起電極形成工
程を図５を用いて説明する。図５において図３及び図４
と同じ部材については、同一番号を付して説明を省略す
る。
【００４０】図５において、まず（ａ）に示すように、
半導体素子１に形成した電極５上に粘着性を有する適当
な有機材料３１ａ（例えばフラックス材料など）を介し
て、金属塊３２ａを接着する。次に（ｂ）に示すよう
に、前記金属塊３２ａに重ねて別の金属塊３２ｂを、前
記粘着性を有する適当な有機材料３１ｂを介して接着す
る。その後（ｃ）に示すように、熱または超音波または
これらを併用して活用することによりそれら金属塊３２
ａ，３２ｂを軟化させた上で、電極５の金属との間で化
合物を形成して付着させると同時に、金属塊３２３，３
２ｂ同士も付着して２段突起形状の突起電極３６を完成
させる。この後必要に応じ、本発明の第１の実施の形態
で示したように、前記突起電極３６について、その高さ
を一様とするために平坦性を有する平板１１に突起電極
３６の先端部当てた後、熱または超音波またはこれを併
用して前記突起電極を軟化させてから変形させて高さを
一様とする（図２参照）。また、必要に応じ有機材料３
１を洗浄などを施して除去する。
【００４１】本実施の形態では、前記した本発明の第２
の実施の形態に記載した効果に加えて、熱または超音波
またはこれらを併用して活用することによりその金属塊
３２を軟化させる工程が１回で済むため、工程の簡略化
が図られるという効果を併せ有する。
【００４２】（第４の実施の形態）本発明の第４の実施
の形態を示す半導体装置の製造方法における突起電極形
成工程を図６を用いて説明する。図６において図３及び
図４と同じ部材については、同一番号を付して説明を省
略する。
【００４３】図６において４１及び４３はレジスト膜
で、４２及び４４は突起電極である。
【００４４】まず（ａ）に示すように、半導体素子１の
表面上に、所望の電極５部をフォトリソ技術を用いて開
口した１段目のレジスト膜４１を形成した後、（ｂ）に
示すように、開口部に電気めっき析出によりＡｕ、Ｃｕ
などの導電性金属を析出させて１段目の突起電極４２を
形成する。次に（ｃ）に示すように、この１段目の突起
電極４２の上に、開口部の小さい２段目のレジスト膜４
３を重ねて形成し、２段目の突起電極４４を電気めっき
析出にて形成する。その後、（ｄ）に示すように、１段
目及び２段目のレジスト膜４１，４３を除去して２段突
起形状の突起電極３６を完成させる。また、この後必要
に応じ、本発明の第１の実施の形態で記載したのと同じ
ように、前記突起電極３６について、その高さを一様と
するために平坦性を有する平板に突起電極３６の先端部
を当てた後、熱または超音波またはこれを併用して前記
突起電極を軟化させてから変形させて高さを一様とする
（図２参照）。
【００４５】本実施の形態では、突起電極を２段突起形
状としたことによる上記の効果に加えて、突起電極３６
の形成位置はフォトリソ技術で規定しているので非常に
高精度であるため、極めて位置精度を要求する半導体装
置にも適用可能であるという効果を有する。
【００４６】（第５の実施の形態）本発明の第５の実施
の形態の半導体装置の製造方法における突起電極形成工
程を、図７を用いて説明する。図７において図３及び図
４と同じ部材については、同一番号を付して説明を省略
する。
【００４７】図７において、５１は任意の形状を有する
突起電極で、５２は所望の２段突起形状を形成する鋳型
である。
【００４８】図７において、まず（ａ）に示すように、
半導体素子１に形成した電極５上に、任意の形状を有す
る突起電極５１を形成する。突起電極５１を形成する方
法は特に限定されないが、例えば、本発明の第１の実施
の形態に記載したように、ワイヤーボンディング技術に
より形成する方法、または導電性を有する金属塊を粘着
性を有す有機材料にて半導体素子の電極上に付着せしめ
た後に、この金属塊を熱または超音波またはこれらを併
用して溶融させて前記電極５と金属塊との間で合金層を
形成して設ける方法により形成することができる。かか
る方法で形成することにより、突起電極の直下の回路形
成用素子に加わるダメージを少なくすることができる。
次に（ｂ）に示すように、所望の２段突起形状を形成す
る鋳型５２の中にこの突起電極５１を挿入する。その
後、（ｃ）に示すように、熱を加えて突起電極５１を溶
融軟化させて、変形させた後、鋳型５２を取り除くこと
により、（ｄ）に示すように、所望の２段突起形状を有
す突起電極３６を完成させる。
【００４９】本実施の形態では、鋳型５２により突起電
極３６形状を極めて高い精度で規定できるので、極めて
形状精度の高い所望の２段突起形状の突起電極を安定し
て作製できるという効果を有する。従って、突起電極形
成後、突起電極を平坦性を有する平板に押し当てて高さ
を均一化する工程を必須としない。しかも、鋳型による
突起電極の軟化を熱エネルギーにより行う。以上によ
り、突起電極の直下の回路形成用素子に加わるダメージ
が少なくすることができる。
【００５０】なお、上記説明では、突起電極３６は、ワ
イヤーボンディング技術にて形成する方法、または導電
性を有する金属塊を粘着性を有する有機材料にて半導体
素子の電極上に付着せしめた後に、この金属塊を熱また
は超音波またはこれらを併用して溶融させて前記電極５
と金属塊との間で合金層を形成して設ける方法により形
成するとしたが、これは電解めっき析出により形成する
方法を用いても同様な効果が得られる。
【００５１】また、形成される突起電極の形状は、２段
突起形状に限定されず、鋳型５２を変更することによ
り、１段突起形状とすることもできる。この場合も、極
めて形状精度の高い所望の突起電極を安定して作製する
ことができる。
【００５２】（第６の実施の形態）図８は、本発明の第
６の実施の形態の半導体装置の要部断面図である。図８
において、図１と同一の部材については同一番号を付し
て説明を省略する。図８において、６６は突起電極、６
９は導電性接着剤である。本実施の形態では、突起電極
６６と導電性接着剤６９とは、少なくとも１種類以上の
同じ金属材料を含有している。
【００５３】突起電極６６と導電性接着剤６９とが、同
一の金属材料を含有することによる効果について図９を
用いて説明する。
【００５４】図９は、図８の突起電極６６と導電性接着
剤６９との接続部Ａを拡大した断面図である。
【００５５】導電性接着剤６９は、導電を司る金属フィ
ラー６０と接着を司る樹脂６１とに分けることが出来る
が、導電性は金属フィラー６０同士の接触により発現す
る。そのため、金属フィラー６０の表面間の接触界面の
与える影響は大きい。これと同様のことが、この導電性
接着剤６９中の金属フィラー６０の表面と突起電極６６
の表面の接触界面についてもいえる。すなわち、導電性
接着剤６９と突起電極６６との電気的接続は、導電性接
着剤６９中の金属フィラー６０表面と突起電極６６表面
との間での接触により発現する。従って、突起電極６６
中に、この導電性接着剤６９中の金属フィラー６０と同
じ金属材料が少なくとも１種類以上含まれていることに
より、この接触界面においても金属フィラー６０同士の
界面と同様の整合の取れた接続状態を発現できる。
【００５６】本実施の形態では、突起電極６６と導電性
接着剤６９とが少なくとも１種類以上の同じ金属材料を
含有しているために、接続界面に影響されない極めて安
定した接続抵抗を有する、高い接続品質の半導体装置と
することができるという効果を有する。
【００５７】（第７の実施の形態）図１０は、本発明の
第７の実施の形態の半導体装置の要部断面図である。図
１０において、図１と同一の部材については同一番号を
付して説明を省略する。図１０において、７６は突起電
極、７９は導電性接着剤である。
【００５８】本実施の形態では、突起電極７６と導電性
接着剤７９は、これらを構成する金属材料としていずれ
も少なくともＡｇを含有している。Ａｇはイオン化傾向
が高いため不純物イオンを含有する液中では容易に溶出
することにより不導体を形成する場合があるという欠点
があるが、本実施の形態の半導体装置の構成の場合、ア
ンダーフィル樹脂１０により接続部付近に水分が入るの
を遮断しているためにＡｇの溶出が発生する事は極めて
少ない。逆にＡｇは、加熱しても不安定な酸化膜しかで
きないため金属フィラーの接触を阻害する事が極めて少
なく、体積固有抵抗値も低いといった長所がある。ま
た、Ａｇ系金属材料は電解めっき析出により形成する方
法、または金属塊を粘着性を有する有機材料にて半導体
素子の電極上に付着せしめた後に、この金属塊を熱また
は超音波またはこれらを併用して溶融させて電極５と金
属塊との間で合金層を形成して設ける方法により任意の
形状を有する突起電極７６を容易に作製することがで
き、かつＡｇを含有する導電性接着剤７９も容易に作製
できるので、本発明の第６の実施の形態に記載した構成
の半導体装置を容易に作製できるという効果を有する。
【００５９】従って、本実施の形態によれば、本発明の
半導体装置の構成とすることで、本発明の第６の実施の
形態に比べ、更に安定した非常に低い電気的接続を有す
る高性能な半導体装置を容易に作製できるという効果を
有する。
【００６０】（第８の実施の形態）図１１は、本発明の
第８の実施の形態の半導体装置の要部断面図である。図
１１において、図１と同一の部材については同一番号を
付して説明を省略する。図１１において、８６は突起電
極、８９は導電性接着剤である。
【００６１】本実施の形態では、突起電極８６はＡｇ−
Ｓｎ系の高温はんだ材料を含有し、導電性接着剤８９中
に含まれる金属フィラーはＡｇ系金属材料を含有する。
このような構成とすることで、突起電極８６ははんだ材
料であるので他の金属材料に比べ比較的低い温度で溶融
軟化するため他の構成材料に与える影響が少ない。ま
た、実装モジュールの他の搭載部材の電気接続には通常
Ｐｂ−Ｓｎの共晶はんだを用いるが、そのリフロー温度
はＡｇ−Ｓｎ系はんだの融点より少し低いため、突起電
極８６は変形することがなく安定した接続形態を維持す
ることができる。従って、これらの理由により、本実施
の形態は、第７の実施の形態に記載した効果に加えて、
モジュール構成とした場合に他の構成部材に与える影響
の少ない極めて安定した接続状態が確保できる半導体装
置を製造できるという効果を併せて有する。
【００６２】なお、上記の第６〜第８の実施の形態にお
ける突起電極は特に限定されず、上記の第１〜第５の実
施の形態において説明した全ての突起電極を適用するこ
とができる。
【００６３】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、突起電極の直下の回路形成用素子に加
わるダメージを少なくすることができるので、高機能と
低コストを実現するために回路形成用素子の直上に電極
を形成した半導体素子の電気的接続を、半導体素子の電
極上に形成した突起電極と導電性接着剤を介して行うフ
リップチップ実装構成により行う半導体装置を、必要機
能を失うことなく極めて品質高く、かつ経済性良く製造
することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係る半導体装置
の製造方法を説明するための半導体装置の概略構成を示
した要部断面図である。
【図２】 本発明の第１の実施の形態に係る半導体装置
の製造方法を説明するための概略断面図である。
【図３】 本発明の第２の実施の形態に係る半導体装置
の製造方法を説明するための半導体装置の概略構成を示
した要部断面図である。
【図４】 本発明の第２の実施の形態に係る半導体装置
の製造方法において、突起電極の形成工程を工程順に示
した概略断面図である。
【図５】 本発明の第３の実施の形態に係る半導体装置
の製造方法において、突起電極の形成工程を工程順に示
した概略断面図である。
【図６】 本発明の第４の実施の形態に係る半導体装置
の製造方法において、突起電極の形成工程を工程順に示
した概略断面図である。
【図７】 本発明の第５の実施の形態に係る半導体装置
の製造方法において、突起電極の形成工程を工程順に示
した概略断面図である。
【図８】 本発明の第６の実施の形態に係る半導体装置
の製造方法を説明するための半導体装置の概略構成を示
した要部断面図である。
【図９】 図８の突起電極と導電性接着剤との接続部Ａ
を拡大した断面図である。
【図１０】 本発明の第７の実施の形態に係る半導体装
置の製造方法を説明するための半導体装置の概略構成を
示した要部断面図である。
【図１１】 本発明の第８の実施の形態に係る半導体装
置の製造方法を説明するための半導体装置の概略構成を
示した要部断面図である。本発明の第８の実施の形態を
説明するための半導体装置の要部断面図である。
【図１２】 従来のフリップチップ実装技術を用いた半
導体装置の一例の概略構成を示した要部断面図である。
【図１３】 従来の半導体装置の製造方法を説明するた
めの概略断面図である。
【符号の説明】
１、１０１ 半導体素子 ２、１０２ 配線部 ３、１０３ 拡散領域 ４、１０４ 絶縁膜 ５、１０５ 電極 ６、３６、６６、７６、８６、１０６ 突起電極 ７、１０７ 回路基板 ８、１０８ 端子電極（基板電極） ９、６９、７９、８９、１０９ 導電性接着剤 １０、１１０ アンダーフィル樹脂 １１、１１１ 平板 ３１、３１ａ、３１ｂ 粘着性を有する有機材料 ３２、３２ａ、３２ｂ 導電性の金属魂 ４１、４３ レジスト膜 ４２ １段目の突起電極 ４４ ２段目の突起電極 ５１ 任意形状を有する突起電極 ５２ 所望の２段突起形状を形成する鋳型 ６０ 金属フィラー ６１ 樹脂成分
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−326420（ＪＰ，Ａ) 特開 平６−209028（ＪＰ，Ａ) 特開 平６−283537（ＪＰ，Ａ) 特開 平８−321505（ＪＰ，Ａ) 特開 平４−196324（ＪＰ，Ａ) 特開 平４−356935（ＪＰ，Ａ) 特開 平９−246321（ＪＰ，Ａ) 特開 平７−88681（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 21/60

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 導電性を有する金属材料からなる突起電
    極を、内部に回路形成用素子を有し、前記回路形成用素
    子の真上に電極を有する半導体素子の前記電極上に形成
    する工程と、前記突起電極を有する前記半導体素子をフ
    ェースダウン方式にて、半導体素子の前記突起電極と回
    路基板上の端子電極とを導電性接着剤を介して電気的に
    接続する工程とを含む半導体装置の製造方法において、 前記突起電極を形成する工程が、前記回路形成用素子の
    真上の電極上に、熱エネルギーまたは超音波エネルギー
    を活用して突起電極を付着する工程と、前記突起電極の
    先端部を平坦性を有する平板に押し当てた後、熱エネル
    ギーまたは超音波エネルギーまたはこれらを併用して前
    記突起電極を軟化させてから変形させて高さを一様とす
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 前記突起電極の付着が、導電性を有する
    金属塊を粘着性を有する有機材料にて前記半導体素子の
    電極上に付着せしめた後に、前記金属塊を熱エネルギー
    または超音波エネルギーまたはこれらを併用して溶融さ
    せて前記電極と前記金属塊との間で合金層を形成するこ
    とにより行われる請求項１に記載の半導体装置の製造方
    法。
  3. 【請求項３】 導電性を有する金属材料からなる２段突
    起電極を、内部に回路形成用素子を有した半導体素子の
    電極上に形成する工程と、前記２段突起電極を有する前
    記半導体素子をフェースダウン方式にて、半導体素子の
    前記２段突起電極と回路基板上の端子電極とを導電性接
    着剤を介して電気的に接続する工程とを含む半導体装置
    の製造方法において、 前記２段突起電極を形成する工程が、前記回路形成用素
    子の上部の電極上に、導電性を有する金属塊を粘着性を
    有する有機材料にて付着せしめた後に、前記金属塊を熱
    エネルギーまたは超音波エネルギーまたはこれらを併用
    して溶融させて前記電極と前記金属塊との間で合金層を
    形成し第１段目の突起電極を形成する工程と、導電性を
    有する金属塊を粘着性を有する有機材料にて前記第１段
    目の突起電極上に付着せしめた後に、前記金属塊を熱エ
    ネルギーまたは超音波エネルギーまたはこれらを併用し
    て溶融させて前記第１段目の突起電極上に第２段目の突
    起電極を形成する工程とを有することを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 導電性を有する金属材料からなる２段突
    起電極を、内部に回路形成用素子を有した半導体素子の
    電極上に形成する工程と、前記２段突起電極を有する前
    記半導体素子をフェースダウン方式にて、半導体素子の
    前記２段突起電極と回路基板上の端子電極とを導電性接
    着剤を介して電気的に接続する工程とを含む半導体装置
    の製造方法において、 前記２段突起電極を形成する工程が、前記回路形成用素
    子の上部の電極上に導電性を有する金属塊を粘着性を有
    する有機材料にて付着せしめ、さらに前記金属塊上に別
    の金属塊を粘着性を有する有機材料にて付着せしめた
    後、これらの金属塊を熱エネルギーまたは超音波エネル
    ギーまたはこれらを併用して溶融させる工程を有するこ
    とを特徴とする半導体装置の製造方法。
  5. 【請求項５】 ２段突起電極を形成した後に、前記２段
    突起電極の先端部を平坦性を有する平板に押し当てた
    後、熱エネルギーまたは超音波エネルギーまたはこれら
    を併用して前記突起電極を軟化させてから変形させて高
    さを一様とする工程を有する請求項３または４に記載の
    半導体装置の製造方法。
  6. 【請求項６】 導電性を有する金属材料からなる突起電
    極を、内部に回路形成用素子を有し、前記回路形成用素
    子の真上に電極を有する半導体素子の前記電極上に形成
    する工程と、前記突起電極を有する前記半導体素子をフ
    ェースダウン方式にて、半導体素子の前記突起電極と回
    路基板上の端子電極とを導電性接着剤を介して電気的に
    接続する工程とを含む半導体装置の製造方法において、 前記突起電極を形成する工程が、前記回路形成用素子の
    真上の電極上に任意形状を有する突起電極を形成する工
    程と、前記突起電極を所望の形状を有する鋳型に挿入
    し、熱エネルギーを加えて前記突起電極を軟化させて変
    形させる工程と、前記突起電極の先端部を平坦性を有す
    る平板に押し当てた後、熱エネルギーまたは超音波エネ
    ルギーまたはこれらを併用して前記突起電極を軟化させ
    てから変形させて高さを一様とする工程とを有すること
    を特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記任意形状を有する突起電極が、導電
    性を有する金属塊を粘着性を有する有機材料にて前記半
    導体素子の電極上に付着せしめた後に、前記金属塊を熱
    エネルギーまたは超音波エネルギーまたはこれらを併用
    して溶融させて前記電極と前記金属塊との間で合金層を
    形成することにより形成される請求項６に記載の半導体
    装置の製造方法。
  8. 【請求項８】 前記鋳型が２段突起形状を形成する形状
    を有し、前記電極上に２段突起形状を有する突起電極を
    形成する請求項６に記載の半導体装置の製造方法。
  9. 【請求項９】 導電性を有する金属材料からなる突起電
    極を、内部に回路形成用素子を有し、前記回路形成用素
    子の真上に電極を有する半導体素子の前記電極上に形成
    する工程と、前記突起電極を有する前記半導体素子をフ
    ェースダウン方式にて、半導体素子の前記突起電極と回
    路基板上の端子電極とを導電性接着剤を介して電気的に
    接続する工程とを含む半導体装置の製造方法において、 前記突起電極の形成が、前記回路形成用素子の真上の電
    極上に、電気めっき析出技術を活用して突起電極を付着
    する工程と、前記突起電極の先端部を平坦性を有する平
    板に押し当てた後、熱エネルギーまたは超音波エネルギ
    ーまたはこれらを併用して前記突起電極を軟化させてか
    ら変形させて高さを一様とする工程とを有することを特
    徴とする半導体装置の製造方法。
  10. 【請求項１０】 前記突起電極が、２段突起形状を有す
    る請求項９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記２段突起形状を有する突起電極
    が、前記半導体素子の電極上に電気めっき析出により第
    １段目の突起電極を形成した後、前記第１段目の突起電
    極上に電気めっき析出により第２段目の突起電極を形成
    することにより形成される請求項１０に記載の半導体装
    置の製造方法。
  12. 【請求項１２】 前記２段突起形状を有する突起電極
    が、前記半導体素子の電極上に電気めっき析出により任
    意形状を有する突起電極を形成した後、前記突起電極を
    所望の２段突起形状を有する鋳型に挿入し、熱エネルギ
    ーを加えて軟化させて変形させることにより形成される
    請求項１０に記載の半導体装置の製造方法。
  13. 【請求項１３】 請求項１〜１２のいずれかの製造方法
    により製造された半導体装置。
JP10167908A 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3078781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10167908A JP3078781B2 (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10167908A JP3078781B2 (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2000003933A JP2000003933A (ja) 2000-01-07
JP3078781B2 true JP3078781B2 (ja) 2000-08-21

Family

ID=15858288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10167908A Expired - Fee Related JP3078781B2 (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP3078781B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101097B2 (ja) * 2006-12-14 2012-12-19 株式会社リコー 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ
US11444054B2 (en) 2017-09-15 2022-09-13 Showa Denko Materials Co., Ltd. Semiconductor element mounting structure, and combination of semiconductor element and substrate

Also Published As

Publication number Publication date
JP2000003933A (ja) 2000-01-07

Similar Documents

Publication Publication Date Title
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP2751912B2 (ja) 半導体装置およびその製造方法
JPH077038A (ja) 電子パッケージ
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP5272922B2 (ja) 半導体装置及びその製造方法
JP2001085470A (ja) 半導体装置及びその製造方法
US6998293B2 (en) Flip-chip bonding method
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2001332583A (ja) 半導体チップの実装方法
JP4115306B2 (ja) 半導体装置の製造方法
EP1230676A1 (en) Advanced flip-chip join package
JP3243956B2 (ja) 半導体装置およびその製造方法
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP3482840B2 (ja) 半導体装置の製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
US20240312856A1 (en) Electronic component package, circuit module and method for producing electronic component package
JP3658156B2 (ja) 実装体及びその製造方法
JP2762958B2 (ja) バンプの形成方法
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JPH04356935A (ja) 半導体装置のバンプ電極形成方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JPH08115946A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees