JPH01198194A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、フィールドメモリとラインメモリとライン内
挿を用いた映像信号処理装置に関するものである。

従来の技術 近年、汎用あるいは映像用メモリを用い、映像信号をデ
ィジタル処理する画像表示装置が利用されるようになっ
てきパた。

以下に従来の映像信号処理装置について説明する。第３
図は、従来の・映像信号処理装置のブロック図である。

まず、複合映像信号入力端子１より入力され゛る複合映
像信号は、復調器２により輝度信号と色差信号Ｒ−Ｙ、
Ｂ−Ｙに復調゛され゛る。復調器２により輝度信号と色
差信号Ｒ−Ｙ、Ｂ−Ｙと３デ一タ並列出力で復調された
信号を切換器３により時分割され、直列データとしてＡ
／Ｄ変換器４°へ出力される。Ａ／Ｄ変換器４では、輝
度信号９色差信号Ｒ−Ｙ、Ｂ−Ｙをディジタル変換した
データをメモリ５へ制御回路６の指令によって書き込ま
れ、また制御回路６の指令によって読み出される。メモ
リ５から読み出されたデータをＤ／Ａ変換器７でアナロ
グ信号に変換され、変調器８により複合映像信号に変換
され複合映像信号出力端子９から出力となる。

ここで、メモ１す５にデータが書き込まれる場合のメモ
リ空間は、第４図、第５図に示す構成がある。第４図は
垂゛直解像度を犠牲にして・、片方のフィールドを読み
出すようにしたものである。この場合、メモリ空間とし
ては１フイ一ルド分あれば良いが、飛び越し走査をして
いる２つのフィールドが同じ信号のため、垂直解像度は
１／２になる。さらに、フィールド毎に生じる１／２水
平走査期間分（以下、水平走査期間をＨと記す）の垂直
重心位置の移動に伴う垂直方向のジッターを生じる。し
かし、第５図では、メモリ空間を２フィールド分持って
いるため、飛び越し走査による垂直解像度の劣化は生じ
ない。さらに、垂直方向のジッター成分もフィールド毎
に、補正を行うため改善されるがメモリ空間は第４図の
場合の２倍必要となる。

発明が解決しようとする課題 前記従来のメモリ空間の構成では、第４図の場合では、
メモリ空間は少ないが垂直解像度が半減し、また第５図
の場合では、垂直解像度は向上するがメモリ空間が多い
という問題点を有していた。

本発明゛は上記の問題点を解決するもので、第４図の場
合のメモリ空間にＩＨ分の輝度信号と色差信号とのデー
タを記憶するメモリ空間を持う′ことで、フィールド間
で垂直方向のデータの変化を滑らかにできると共に垂直
方向に生じるジッターを軽減できる映像信号処理装置を
提供することを目的とする。　　　　　゛ 課血を解決するための手段 こめ目的を達成するために本発明の映像信号処理装置は
、−垂直走査期間の輝度信号と色差信号データを記憶す
るに必要なメモリ空間とＩＨの輝度信号と色差信号デー
タを記憶するに必要なメモリ空間、さらに、ライン内挿
を行う演算回路とこれらを制御する制御回路から構成さ
れている。

作用 この構成によって、ｌフィールドのメモリ空間とＩＨの
メモリ空間とライン内挿によりデータを補完することで
２フイ一ルド分のデータを持つことができ、擬似インタ
ーレース走査が可能となった。このことは、第４図の。

場合のように、同一の信号を読み出してくるのとは異な
り、第１フイールドのデータと第２フイールドとのデー
タには相関があるため、フィールド間で垂直方向のデー
タの変化が滑らかになる。さらに、２フィールド内各々
を奇数あるいは偶数フィールドと決めることにより、１
フイ一ルド時に赳きるフィールド間のジッターを゛軽減
することができる。

実施例 以下本発明の一実施例について図面を参照しながら説明
する。

第１図は本発明の一実施例における映像信号処理装置の
ブロック図を示すものである。本実施例の映像信号処理
装置について以下その動作を説明する。

まず、書き込み開始フィールドで最初の水平走査期間の
輝度信号１色差信号データは、フィールドメモリ５に書
き込むのと同時にラインメモリ１０にも書き込む。残り
の水平走査期間の輝度信号９色差信号デー、夕はフィー
ルドメモリ５に書き込む。ここで、フィールドメモリ５
とラインメモリ１０とに同時書き込みを行っている時、
両メモリのアドレス・インクリメント周波数は同じであ
る。さらに、テレビジョンの画面は、２フィールドで１
画面を構成しているが、このうち１フイ一ルド分のデー
タ（輝度信号２色差信号）だけをフィールドメモリ５に
書き込む。従って画像をインターレースさせる場合、フ
ィールドメモリ５に書かれていないフィールドのデータ
を、同フィールドメモリ５に書かれているデータから補
正する必要がある。ここで本発明では、補正法としてラ
イン内挿法を用いている。これは、前後する２Ｈのデー
タを用いて、この各々のデータの平均をとることで間の
データを補完する方法である。

本発明では、フィールドメモリ５から読み出す水平走査
期間の輝度信号２色差信号データとラインメモリ１０か
ら読み出す水平走査期間の輝度信号２色差信号データ各
々を除算器１１．１２で１／２にする。なお、ラインメ
モリから読み出すデータは、フィールドメモリからのデ
ータよりＩＨ前のデータである。そして、この１／２に
された各々のデータは加算器１３に加えられる。このよ
うにして、２Ｈのデータを平均することで、間を補完し
ている。ここで２Ｈの平均をとるためには、ＩＨの遅延
を行う必要があり、本発明ではＩＨの遅延をラインメモ
リ１０を用いて以下に説明する動作を行っている。

ライン内挿法を用いるために、フィールドメモリ５とラ
インメモリ１０からそれぞれデータが読み出される。こ
の時、フィールドメモリ５から読み出されたデータは、
除算器１１に転送されると同時にラインメモリ１０から
読み出しが行われたアドレスと同一アドレスでラインメ
モリ１０に書き込む。このように、フィールドメモリ５
からの読み出しデータを逐次ラインメモリ１０に書き込
むことにより、フィールドメモリ５上でＩＨのデータ読
み出し完了時には、ラインメモリ１０には、フィールド
メモリ５からのＩＨの読み出しデータ輝度信号９色差信
号の全てが書き込みを完了する。こうして、ＩＨのデー
タをラインメモリ１０に記憶させることで、ＩＨの遅延
を行っている。

次に、画面をインターレースさせる場合゛について説明
する。

ライン内挿法により補完されたフィールドと補完なしの
フィールド（フィールドメモリ５から直接読み出される
データによるフィールド）とは、フィールド毎に切換器
１４によって切換えることで、インターレース画面を形
成している。第５図は、インターレース走査を行ってい
る場合に、画面表示に寄与するデータを表示している。

第５図の実線の部分は、フィールドメモリ５に書かれた
データにより形成された画面である。また、破線の部分
はライン内挿により補完されたデータにより形成された
画面である。この２つの画面データを交互に読み出すこ
とによりインターレース表示を行っている。

次に本発明の他の実施例に・ついて、図面を参照しなが
ら説明する。

第２図は、本発明の第２の実施例における映像信号処理
装置のブロック図を示すものである。第２図において、
１６はフィールドメモリ５からのデータとラインメモリ
１０からのデータを加える加算器、１７は加算器１６か
らの出力結果を１／２にする除算器、５はフィールドメ
モリ、１０はラインメモリ、１４は切換器、７はＤ／Ａ
変換器、１５は制御回路で、これらは第１の実施例の構
成と同じである。

ライン内挿法を用いることは、２Ｈのデータの平均をと
る方法である。この方法として、除算してから加算する
方法と加算してから除算する方法とがあり、第２の実施
例は、後者を用いている。

なお、本実施例では複合映像信号をアナログ的に輝度信
号１色差信号Ｒ−Ｙ、Ｂ−Ｙに復調した後に、Ａ／Ｄ変
換するアナログコンポーネント方式を用いているが、複
合映像信号をＡ／Ｄ変換後ディジタル信号で輝度信号２
色差信号Ｒ−Ｙ。

Ｂ−Ｙに復調するディジタルコンポーネント方式発明の
効果 本発明によると、映像信号ｌフィールド分のメモリ空間
と映像信号１８分のメモリ空間を設けることにより、よ
り少ないブロック数でフィールド間で垂直方向のデータ
変化を滑らかにできると共に垂直方向に生じるジッター
を軽減できる映像信号処理装置を実現できる。

【図面の簡単な説明】

第１図、第２図は本発明の第１．第２の各実施例におけ
る映像信号処理装置のブロック図、第３図は従来の映像
信号処理装置のブロック図、第４図、第５図は各メモリ
空間の配置図である。 ５・・・・・・フィールドメモリ、６・・・・・・制御
回路、７・・・・・・Ｄ／Ａ変換器、１０・・・・・・
ラインメモリ、１１゜１２・・・・・・除算器、１３・
・・・・・加算器。 代理人の氏名　弁理士　中尾敏男　ほか１名第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. ディジタル処理された輝度信号と色差信号入力とこの各
   々の一垂直走査期間中のデータを記憶するフィールドメ
   モリと一水平走査線分の輝度信号、色差信号データを記
   憶するラインメモリと前記フィールドメモリからの読み
   出しデータを１／２にする除算器と前記ラインメモリか
   らの読み出しデータを１／２にする除算器と前記除算器
   からの各々のデータを加える加算器と前記フィールドメ
   モリおよびラインメモリを、各々、制御する制御回路と
   からなる映像信号処理装置。