JPH01189695A - Led display device - Google Patents
Led display deviceInfo
- Publication number
- JPH01189695A JPH01189695A JP1419388A JP1419388A JPH01189695A JP H01189695 A JPH01189695 A JP H01189695A JP 1419388 A JP1419388 A JP 1419388A JP 1419388 A JP1419388 A JP 1419388A JP H01189695 A JPH01189695 A JP H01189695A
- Authority
- JP
- Japan
- Prior art keywords
- display
- led
- data
- display section
- led display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、多くの数と種類のＬ Ｅ Ｄ表示器を有した
ｌ、 Ｅ Ｄ表示部を１系統の表示駆動部を用いてリア
ルタイムで駆動する構成のＬ Ｅ Ｄ表示装置に関する
。[Detailed Description of the Invention] <Industrial Application Field> The present invention provides a method for displaying a large number and types of LED display units in real time using a single display drive unit. The present invention relates to an LED display device having a driving configuration.
〈従来の技術〉 従来の公知のこの種のＬＥＤ表示装置はない。<Conventional technology> There is no conventionally known LED display device of this type.
〈発明が解決しようとする問題点〉
従来のＬＥＤ表示装置においては、Ｌ Ｅ Ｄ表示器の
オン／オフの制御（データの書込み）をｃＰＵを使用し
て行う場合には、１．、 Ｅ Ｄ表示器夫々にオン／オ
フ・データを蓄えるレジスタ機能を持つハードウェアを
用意する必要があるなめ、その機能や種類によって、個
別に、表示駆動回路を有する駆動構成をとらざるを得な
い。この様に、ＬＥＤ表示器の種類に対応してハードウ
ェアもほぼリニア１こ増大し、コストアップにつながっ
ていた、という問題がある。<Problems to be Solved by the Invention> In conventional LED display devices, when controlling the on/off of the LED display (writing data) using the cPU, 1. Since it is necessary to prepare hardware with a register function for storing on/off data for each ED display, it is necessary to use a drive configuration with a display drive circuit individually depending on the function and type. . As described above, there is a problem in that the hardware increases almost linearly by one unit in correspondence with the type of LED display, leading to an increase in cost.
本発明は、この従来の技術の問題点に鑑みてなされたも
のであって、数多くのＬＥＤ表示器で構成されなＬＥＤ
表示部の駆動部分のハードウェアを、極力簡略化し、コ
スト低減を図ったＬＥＤ表示装置を提供することを目的
とする。The present invention has been made in view of the problems of the conventional technology, and is an LED display device that does not consist of a large number of LED indicators.
It is an object of the present invention to provide an LED display device in which the hardware of the driving part of the display section is simplified as much as possible and the cost is reduced.
く問題点を解決するための手段〉
上述の目的を達成するための本発明のＬ Ｅ Ｄ表示装
置は、複数のＬＥＤ表示器を素子単位でマトリックス状
に配置してメモリのアドレス空間に対応して割振ったＬ
ＥＤ表示部を有する表示部と、ＣＰＵ側から前記ＬＥＤ
表示部のオン／オフ・データが何時でも書込可能であり
且つ表示部側からこの書込まれたオン／オフ・データを
非同期で読出可能なデュアル・ポート・メモリと、該デ
ュアル・ポート・メモリと前記表示部との間に設けられ
て前記デュアル・ポート・メモリに書込まれた前記オン
／オフ・データを非同期で読出して前記表示部を駆動す
る表示駆動部と、により構成されるものである。Means for Solving Problems> In order to achieve the above-mentioned object, the LED display device of the present invention arranges a plurality of LED display devices in a matrix in units of elements to correspond to the address space of the memory. L allocated by
A display section having an ED display section, and the LED from the CPU side.
A dual port memory in which on/off data of a display section can be written at any time and the written on/off data can be read asynchronously from the display section side, and the dual port memory and a display drive section that is provided between the display section and the display section and that asynchronously reads out the on/off data written in the dual port memory and drives the display section. be.
〈実施例〉 以下本発明の実施例を図面に基づき詳細に説明する。<Example> Embodiments of the present invention will be described in detail below based on the drawings.
第１図は本発明のＬＥＤ表示装置のブロック系統図であ
る。FIG. 1 is a block diagram of the LED display device of the present invention.
第１図において、１は表示部である。この表示部１は、
複数のＬ Ｅ Ｄ表示器を素子単位でマトリックス状に
配置してメモリのアドレス空間に対応して割振った例え
ば３２Ｘ３２素子構造のＬ Ｅ Ｄマトリックスとした
ＬＥＤ表示部１ａと、このＬＥＤ表示部１ａを駆動する
ソースドライバー１ｂと例えば３２分割して順次ドライ
ブするシンクドライバー１０とから成る。尚、Ｌ Ｅ
Ｄ表示部１ａの複数のＬ Ｅ Ｄ表示器の具体的構成例
は、７セグメント数字ＬＥＤ表示器１ａ７．運転モード
表示等に使用される丸形１． Ｂ Ｄ表示器１ａ２．バ
ーグラフＬ Ｅ Ｄ表示器１ａ３１文字等のバックライ
ト用の面発光Ｌ Ｅ Ｄ表示器１ ａ４等が夫々素子単
位でマトリックス状に配置されているものとする。In FIG. 1, 1 is a display section. This display section 1 is
An LED display section 1a has an LED matrix of, for example, a 32x32 element structure in which a plurality of LED display devices are arranged in a matrix on an element basis and allocated in accordance with the address space of the memory, and this LED display section 1a It consists of a source driver 1b that drives the 1b, and a sink driver 10 that divides into, for example, 32 parts and sequentially drives them. In addition, L E
A specific configuration example of the plurality of LED displays of the D display section 1a is a 7-segment numeric LED display 1a7. Round shape used for displaying operation mode, etc. 1. BD display 1a2. It is assumed that bar graph LED displays 1a31, surface-emitting LED displays 1a4, etc. for backlighting characters, etc. are arranged in a matrix in element units.
２は、片ボートがＣ，ＰＵ３に接続されて、このＣＰｔ
Ｊ３からＬＥＤ表示部１ａのＬＥＤ素子のオン／オフ・
データが何時でもＬ Ｆ、 Ｄ素子に対応して割振られ
たＯ〜ｎ番地のエリアに書込・貯蓄され。2, one boat is connected to C, PU3, and this CPt
Turn on/off the LED element of the LED display section 1a from J3.
Data is written and stored at any time in the areas of addresses O to n allocated corresponding to the LF and D elements.
且つ他方のボートが表示部側の以下に詳述する表示駆動
部に接続し、書込まれたＬＥＤ素子のオン／オフ・デー
タをダイナミックに（非同期で）読出回能（０番地から
ｎ番地迄読んだら再び０番地に戻って読出す）な例えば
８ｂｉｔ構成のデュアル・ポート・メモリ（デュアル・
ボート・５−ＲＡＭ、以下ｒｓ−ＲＡＭＪと略称する）
である。In addition, the other port is connected to the display drive unit on the display side, which will be described in detail below, and is capable of dynamically (asynchronously) reading out the written ON/OFF data of the LED elements (from address 0 to address n). For example, a dual port memory with an 8-bit configuration (dual port memory (dual port memory)
Boat 5-RAM (hereinafter abbreviated as rs-RAMJ)
It is.
即ち、４は５−ＲＡＭ２と表示部１との間に設けられて
、５−ＲＡＭ２に書込まれたＬ Ｅ Ｄ素子のオン／オ
フ・データを非同期で読出して表示部１のソースドライ
バー１ｂとシンクドライバー１ｃをダイナミックに表示
駆動する表示駆動部である。That is, 4 is provided between the 5-RAM 2 and the display unit 1, and reads out the on/off data of the LED element written in the 5-RAM 2 asynchronously and transmits it to the source driver 1b of the display unit 1. This is a display driving unit that dynamically drives the sync driver 1c to display.
この表示駆動部４は例えば、ダイナミック点灯コントロ
ーラ４ａと、順次読み出した例えば４バイト分のデータ
をラッチするためのラッチ回路４ｂとから成る。尚、ラ
ッチ回路４ｂは必要に応じて設けられる。即ち、この第
１図の場合は、５−ＲＡＭを８ｂｉｔで構成し、Ｌ Ｅ
Ｄ表示部１ａを３２×３２素子構造のり、 ＥＤマト
リックスとした場合で示すのでラッチ回路４ｂを設けた
が、５−ＲＡＭをＬＥＤマトリックスに対応した大きな
容量とすれば不要とすることができる。The display drive section 4 includes, for example, a dynamic lighting controller 4a and a latch circuit 4b for latching, for example, 4 bytes of data read out sequentially. Note that the latch circuit 4b is provided as necessary. That is, in the case of this FIG. 1, the 5-RAM is configured with 8 bits, and L E
The latch circuit 4b is provided because the D display section 1a has a 32×32 element structure and is an ED matrix, but it can be omitted if the 5-RAM has a large capacity corresponding to the LED matrix.
第２図、第３図は第１図の動作の説明に供する図であり
、特に第２図はフローチャートを表わし第３図はタイム
チャートを表わす。以下この第２図、第３図を用いなが
ら第１図の説明を続ける。2 and 3 are diagrams for explaining the operation of FIG. 1, in particular, FIG. 2 shows a flow chart and FIG. 3 shows a time chart. The explanation of FIG. 1 will be continued below using FIGS. 2 and 3.
第１図乃至第３図において、電源を入れて、ＣＰＵ３を
用いて片側ボートから５−ＲＡＭ２にＬＢＤ素子の初期
オン／オフ・データを表示部側とは非同期で書込み貯蓄
する。この書込み作業は、一定時間経過（ウェイト）し
た後に、ＬＥＤ素子のオン／オフ・データを変更する必
要がある場合に、この変更するデータを５−ＲＡＭ２に
変更・書込む。このような書込み作業は電源をオフとす
るまで継続して続けられる。1 to 3, the power is turned on, and initial on/off data of the LBD element is written and stored in the 5-RAM 2 from one side of the board using the CPU 3 asynchronously with the display section side. In this writing operation, when it is necessary to change the on/off data of the LED element after a certain period of time (wait), the data to be changed is changed and written into the 5-RAM2. Such writing operations continue until the power is turned off.
一方、表示部側の表示駆動部４から５−ＲＡＭ２に対し
て、前記書込み作業とは非同期でこの書込まれなＬＥＤ
素子のオン／オフ・データの読出アクセスが行なわれる
。即ち、表示駆動部４のダイナミック点灯コントローラ
４ａは、例えば第３図時刻ｔ、までにＬＥＤマトリック
スの１分割目について、５−ＲＡＭ２のＯｏ番地から順
番に一定の周期で３０番地迄データをＣＰＵ側とは非同
期で読出す（第３図の波形は１／３２のデユーティ−比
と成っている場合で表わす）。この読出したデータを時
刻ｔ１にラッチ回路４ｂで４バイト分のデータとしてソ
ースドライバー１ｂにラッチ出力し、ソースドライバー
１ｂでこのデータについて５−ＲＡＭ２のアドレス空間
に対応して割振ったＬ Ｅ ＤマトリックスとしなＬ
Ｅ Ｄ表示部１ａの１分割目をドライブする。一方シン
クドライバー１ｃは時刻ｔ、においてダイナミック点灯
コントローラ４ａからのアドレスデータに基づいてＬＥ
Ｄ表示部１ａの１分割目をドライブする。以下同様にし
て、時刻ｔ２で２分割目について行なわれる。即ち、５
−ＲＡＭ２の４Ｄ〜７０番地迄データがラッチ回路４ｂ
を介してソースドライバー１ｂに導かれ、同時にシンク
ドライバー１ｃもダイナミック点灯コントローラ４ａが
らのアドレスデータに基づいてＬＥＤ表示部１ａの２分
割目をドライブする。更に以下同様に１２４Ｄ〜１２７
０番地の３２分割目迄の読出表示動作が行なわれる。On the other hand, the display drive unit 4 to 5-RAM 2 on the display unit side is asynchronous with the write operation, and this LED is not written.
Read access of element on/off data is performed. That is, the dynamic lighting controller 4a of the display drive unit 4 sends data to the CPU side in order from address Oo of the 5-RAM 2 to address 30 at a constant cycle for the first division of the LED matrix by time t in FIG. 3, for example. (The waveform in FIG. 3 is expressed in the case where the duty ratio is 1/32). This read data is latched and outputted to the source driver 1b as 4-byte data by the latch circuit 4b at time t1, and the source driver 1b uses an LED matrix that allocates this data corresponding to the address space of 5-RAM2. Toshina L
ED Drive the first division of the D display section 1a. On the other hand, at time t, the sink driver 1c switches to LE based on the address data from the dynamic lighting controller 4a.
Drive the first division of the D display section 1a. Thereafter, the same process is performed for the second division at time t2. That is, 5
-Data from addresses 4D to 70 of RAM2 is latch circuit 4b
At the same time, the sink driver 1c also drives the second division of the LED display section 1a based on the address data from the dynamic lighting controller 4a. Furthermore, 124D to 127 in the same manner below.
The readout and display operation up to the 32nd division of address 0 is performed.
〈発明の効果〉
以上、実施例と共に具体的に本発明を説明したように、
本発明のＬＥＤ表示装置によれば、Ｌ ＥＤ素子をマト
リックス状に配置することにより最少のドライバーで駆
動することかできる。又、５−ＲＡＭを使用することと
合わせて表示駆動部を簡略化でき（ＬＥＤ表示器が多い
場合、タイナミック点灯のコントロールをＣＰＵで行う
のはハードウェアは減少するがＣＰＵの負荷が高くなり
、そのコントロールには制限があるが、本発明において
はタイナミック点灯のコントロールを専用のハードウェ
アで行う事を前提としたので簡略化ができる）、最少の
ハードウェア構成で数多くのＬＥＤ表示器か駆動できる
という実用上有益なＬＥＤ表示装置を実現できるという
効果がある。<Effects of the Invention> As described above, the present invention has been specifically explained along with the examples.
According to the LED display device of the present invention, by arranging the LED elements in a matrix, it can be driven with a minimum number of drivers. In addition, by using 5-RAM, the display driver can be simplified (if there are many LED displays, controlling the dynamic lighting using the CPU reduces the hardware, but increases the load on the CPU; Although there are limitations to the control, the present invention assumes that the dynamic lighting control is performed by dedicated hardware, so it can be simplified), and a large number of LED indicators can be driven with the minimum hardware configuration. This has the effect of realizing a practically useful LED display device.
第１図は本発明のｌ、 Ｅ Ｄ表示装置のブロック系統
図、第２図、第３図は第１図の動作の説明に供する図で
ある。
１・・・表示部、２・・・デュアル・ポート・メモリ（
Ｓ−ＲＡＭ） 、４・・・表示駆動部。
一 ８ −FIG. 1 is a block system diagram of the ED display device of the present invention, and FIGS. 2 and 3 are diagrams for explaining the operation of FIG. 1. 1...Display section, 2...Dual port memory (
S-RAM), 4...Display drive section. 1 8 -
Claims (1)
してメモリのアドレス空間に対応して割振ったＬＥＤ表
示部を有する表示部と、ＣＰＵ側から前記ＬＥＤ表示部
のオン／オフ・データが何時でも書込可能であり且つ表
示部側からこの書込まれたオン／オフ・データを非同期
で読出可能なデュアル・ポート・メモリと、該デュアル
・ポート・メモリと前記表示部との間に設けられて前記
デュアル・ポート・メモリに書込まれた前記オン／オフ
・データを非同期で読出して前記表示部を駆動する表示
駆動部と、を具備して成る事を特徴とするＬＥＤ表示装
置。A display section has an LED display section in which a plurality of LED display devices are arranged in a matrix in units of elements and allocated according to the address space of the memory, and when on/off data of the LED display section is received from the CPU side. A dual port memory is provided between the dual port memory and the display unit, which can also be written to by the display unit, and can read the written on/off data asynchronously from the display unit side. a display drive section that asynchronously reads out the on/off data written in the dual port memory to drive the display section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1419388A JPH01189695A (en) | 1988-01-25 | 1988-01-25 | Led display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1419388A JPH01189695A (en) | 1988-01-25 | 1988-01-25 | Led display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189695A true JPH01189695A (en) | 1989-07-28 |
Family
ID=11854286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1419388A Pending JPH01189695A (en) | 1988-01-25 | 1988-01-25 | Led display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189695A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0936682B1 (en) * | 1996-07-29 | 2000-08-23 | Nichia Chemical Industries, Ltd. | Light emitting device and display device |
| US7276736B2 (en) | 1996-09-20 | 2007-10-02 | Osram Gmbh | Wavelength-converting casting composition and white light-emitting semiconductor component |
| CN115547240A (en) * | 2021-06-30 | 2022-12-30 | 深圳市明微电子股份有限公司 | Configuration method, driving method and device of LED display screen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250939A (en) * | 1985-08-30 | 1987-03-05 | Ascii Corp | Dual port memory |
-
1988
- 1988-01-25 JP JP1419388A patent/JPH01189695A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250939A (en) * | 1985-08-30 | 1987-03-05 | Ascii Corp | Dual port memory |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531960B2 (en) | 1996-07-29 | 2009-05-12 | Nichia Corporation | Light emitting device with blue light LED and phosphor components |
| US8148177B2 (en) | 1996-07-29 | 2012-04-03 | Nichia Corporation | Light emitting device and display |
| US7071616B2 (en) | 1996-07-29 | 2006-07-04 | Nichia Kagaku Kogyo Kabushiki Kaisha | Light emitting device with blue light led and phosphor components |
| US7126274B2 (en) | 1996-07-29 | 2006-10-24 | Nichia Corporation | Light emitting device with blue light LED and phosphor components |
| US7215074B2 (en) | 1996-07-29 | 2007-05-08 | Nichia Corporation | Light emitting device with blue light led and phosphor components |
| US9130130B2 (en) | 1996-07-29 | 2015-09-08 | Nichia Corporation | Light emitting device and display comprising a plurality of light emitting components on mount |
| US7329988B2 (en) | 1996-07-29 | 2008-02-12 | Nichia Corporation | Light emitting device with blue light LED and phosphor components |
| US7362048B2 (en) | 1996-07-29 | 2008-04-22 | Nichia Kagaku Kogyo Kabushiki Kaisha | Light emitting device with blue light led and phosphor components |
| US7026756B2 (en) | 1996-07-29 | 2006-04-11 | Nichia Kagaku Kogyo Kabushiki Kaisha | Light emitting device with blue light LED and phosphor components |
| US7682848B2 (en) | 1996-07-29 | 2010-03-23 | Nichia Corporation | Light emitting device with blue light LED and phosphor components |
| EP0936682B1 (en) * | 1996-07-29 | 2000-08-23 | Nichia Chemical Industries, Ltd. | Light emitting device and display device |
| US7901959B2 (en) | 1996-07-29 | 2011-03-08 | Nichia Corporation | Liquid crystal display and back light having a light emitting diode |
| US7968866B2 (en) | 1996-07-29 | 2011-06-28 | Nichia Corporation | Light emitting device and display |
| US7855092B2 (en) | 1996-07-29 | 2010-12-21 | Nichia Corporation | Device for emitting white-color light |
| US7276736B2 (en) | 1996-09-20 | 2007-10-02 | Osram Gmbh | Wavelength-converting casting composition and white light-emitting semiconductor component |
| CN115547240A (en) * | 2021-06-30 | 2022-12-30 | 深圳市明微电子股份有限公司 | Configuration method, driving method and device of LED display screen |
| WO2023272872A1 (en) * | 2021-06-30 | 2023-01-05 | 深圳市明微电子股份有限公司 | Configuration method and apparatus for led display screen, and driving method and apparatus for led display screen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04303233A (en) | Integrated circuit for display driving control and display system | |
| JPH01189695A (en) | Led display device | |
| JP2915223B2 (en) | Liquid crystal display | |
| KR100472478B1 (en) | Method and apparatus for controlling memory access | |
| JPH0554667A (en) | Memory device with serial data / parallel data mutual conversion function | |
| JP2740359B2 (en) | Display control device | |
| JPS5886592A (en) | Ic for driving matrix display | |
| JP3580118B2 (en) | Liquid crystal drive | |
| JP2554080B2 (en) | Display device | |
| JPH0749678A (en) | Semiconductor device, liquid crystal display control device using the same, and liquid crystal display drive device | |
| JPS63175891A (en) | Microcomputer | |
| JPS62249194A (en) | LCD display controller | |
| JPH03245222A (en) | Display device | |
| JP2932627B2 (en) | Display device | |
| JPS5972488A (en) | Display driving circuit | |
| JPH05274188A (en) | Information processing equipment | |
| JPS635387A (en) | Display controller | |
| JPS59220790A (en) | Crt display controller | |
| JPS62287293A (en) | Display controller | |
| JPS648825B2 (en) | ||
| JPS63175892A (en) | Microcomputer | |
| JPS63101898A (en) | Liquid crystal display control circuit | |
| JPS61235891A (en) | display control system | |
| JPS61204688A (en) | display device | |
| JPS61235892A (en) | display control system |