JPH01183284A - 放送方式判別装置 - Google Patents
放送方式判別装置Info
- Publication number
- JPH01183284A JPH01183284A JP63007769A JP776988A JPH01183284A JP H01183284 A JPH01183284 A JP H01183284A JP 63007769 A JP63007769 A JP 63007769A JP 776988 A JP776988 A JP 776988A JP H01183284 A JPH01183284 A JP H01183284A
- Authority
- JP
- Japan
- Prior art keywords
- period
- signal
- mode
- synchronization signal
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオカセットレコーダ（ＶＴＲ）に映像信号
を記録するときに放送方式を自動判別する放送方式判別
装置に関するものである。
を記録するときに放送方式を自動判別する放送方式判別
装置に関するものである。
従来の技術
ＶＴＲが全世界に普及していくにつれ、各放送方式に対
応したＶＴＲが発売されてきた。また、異なる放送方式
の映像信号を同一のＶＴＲで記録できるような機種も開
発されている。
応したＶＴＲが発売されてきた。また、異なる放送方式
の映像信号を同一のＶＴＲで記録できるような機種も開
発されている。
放送方式の異なる映像信号を記録するには、放送方式を
判別してＶＴＲを各放送方式にあったサーボ系及び映像
系に切り換えなければならない。
判別してＶＴＲを各放送方式にあったサーボ系及び映像
系に切り換えなければならない。
したがって、放送方式を自動判別する装置が要望される
。
。
放送方式の自動判別の方式として垂直同期信号の周期を
水平同期信号でカウントして判別する方式があり、すで
に集積回路（ＩＣ）化されている。
水平同期信号でカウントして判別する方式があり、すで
に集積回路（ＩＣ）化されている。
（例えばＡ Ｎ５５６０．松下電子工業製、半導体集積
回路６Ａ、ｐ２５１〜ｐ２５３）。
回路６Ａ、ｐ２５１〜ｐ２５３）。
ＮＴＳＣ方式とＰＡＬ方式では垂直同期信号の周波数が
各々５９．９４Ｈｚと５０Ｈｚと異なり、また、水平同
期信号の周波数はそれぞれ１５７３４Ｈｚ、 １５６
２５Ｈｚである。
各々５９．９４Ｈｚと５０Ｈｚと異なり、また、水平同
期信号の周波数はそれぞれ１５７３４Ｈｚ、 １５６
２５Ｈｚである。
したがって、それぞれの垂直同期信号の周期を水平同期
信号でカウントすると２６２．５と３１２．５になる。
信号でカウントすると２６２．５と３１２．５になる。
そこで、放送方式判別の第１のしきい値をそれぞれのカ
ウント値の平均値としたと２８７．５としたと、この第
１のしきい値よりカウント値が大きいときにはＰＡＬ方
式となり、カウント値が第１のしきい値より小さいとき
にはＮＴＳＣ方式となる。
ウント値の平均値としたと２８７．５としたと、この第
１のしきい値よりカウント値が大きいときにはＰＡＬ方
式となり、カウント値が第１のしきい値より小さいとき
にはＮＴＳＣ方式となる。
発明が解決しようとした課題
しかしながら上記のような構成では、放送方式を自動判
別するのに水平同期信号と垂直同期信号の両方の信号を
用いなければならない。また、それぞれの信号が入力さ
れる入力端子に外付部品が必要となっている。さらに、
上記のようなＩＣを用いればコストが高くなってしまう
。
別するのに水平同期信号と垂直同期信号の両方の信号を
用いなければならない。また、それぞれの信号が入力さ
れる入力端子に外付部品が必要となっている。さらに、
上記のようなＩＣを用いればコストが高くなってしまう
。
本発明は上記課題に鑑み、放送方式の判別を水平同期信
号と垂直同期信号の両信号を用いることな（垂直同期信
号のみで自動判別できる放送方式判別装置を提供するも
のである。
号と垂直同期信号の両信号を用いることな（垂直同期信
号のみで自動判別できる放送方式判別装置を提供するも
のである。
課題を解決するための手段
上記課題を解決するために本発明の放送方式判別装置は
、基準クロックをカウントする巡回型カウンタと、垂直
同期信号が到来するごとに前記巡回型カウンタのカウン
ト値を格納する第１のメモリ手段と、前記カウント値を
基に前記垂直同期信号の周期を算出する演算器と、ＮＴ
ＳＣ／ＰＡＬ方式の各々の垂直同期信号の周期を区別す
る第１のしきい値と、ＮＴＳＣ方式の垂直同期信号の周
期より短い周期を区別する第２のしきい値と、前記第１
のしきい値と前記第２のしきい値を格納する第２のメモ
リ手段と、前記垂直同期信号の周期が前記第２のメモリ
手段に格納された前記第２のしきい値より大きいときに
前記第２のメモリ手段に格納された前記第１のしきい値
と前記垂直同期信号の周期より放送方式を判別する判別
手段を具備することを特徴としたものである。
、基準クロックをカウントする巡回型カウンタと、垂直
同期信号が到来するごとに前記巡回型カウンタのカウン
ト値を格納する第１のメモリ手段と、前記カウント値を
基に前記垂直同期信号の周期を算出する演算器と、ＮＴ
ＳＣ／ＰＡＬ方式の各々の垂直同期信号の周期を区別す
る第１のしきい値と、ＮＴＳＣ方式の垂直同期信号の周
期より短い周期を区別する第２のしきい値と、前記第１
のしきい値と前記第２のしきい値を格納する第２のメモ
リ手段と、前記垂直同期信号の周期が前記第２のメモリ
手段に格納された前記第２のしきい値より大きいときに
前記第２のメモリ手段に格納された前記第１のしきい値
と前記垂直同期信号の周期より放送方式を判別する判別
手段を具備することを特徴としたものである。
作用
本発明は上記した構成によって、基準クロック信号を用
いて垂直同期信号の周期のみを測定し、その周期が第２
のしきい値より大きいとき第１のしきい値よりＮＴＳＣ
／ＰＡＬ方式の放送方式を判別するようにしているので
簡単な構成で正確に放送方式を判別することができる。
いて垂直同期信号の周期のみを測定し、その周期が第２
のしきい値より大きいとき第１のしきい値よりＮＴＳＣ
／ＰＡＬ方式の放送方式を判別するようにしているので
簡単な構成で正確に放送方式を判別することができる。
また、通常はサーボ系で垂直同期信号の周期を測定して
いるのでその測定結果を用いればしきい値を格納してお
くメモリ以外何等必要としない。
いるのでその測定結果を用いればしきい値を格納してお
くメモリ以外何等必要としない。
実施例
以下、本発明の一実施例の放送方式判別装置について図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の一実施例を示した回路構成図であり、
１は基準クロック信号が入力される人力信号端子であり
、２は基準クロック信号をカウントする巡回型カウンタ
である。３は垂直同期信号（以後Ｖｓｓの記号を用いて
説明する）が入力される入力端子であり、４はＶｓｓ信
号が入力されるごとにフラグがセットされるフラグレジ
スタであり、５はＶｓｓ信号が入力された時刻の巡回型
カウンタ２のカウント値を格納するラッチ回路である。
１は基準クロック信号が入力される人力信号端子であり
、２は基準クロック信号をカウントする巡回型カウンタ
である。３は垂直同期信号（以後Ｖｓｓの記号を用いて
説明する）が入力される入力端子であり、４はＶｓｓ信
号が入力されるごとにフラグがセットされるフラグレジ
スタであり、５はＶｓｓ信号が入力された時刻の巡回型
カウンタ２のカウント値を格納するラッチ回路である。
６はデータバスであり、巡回型カウンタ２、フラグレジ
スタ４、ラッチ回路５、ランダムアクセスメモリ （Ｒ
ＡＭ）？ （後述）、リードオンリーメモリ （ＲＯ
Ｍ）８ （後述）、演算器９（後述）、判別結果出力ラ
ンチ回路１０ （後述）がデータバス６を介して接続さ
れておりデータの入出力が可能となっている。７はＲＡ
Ｍであり、Ｖｓｓ信号が入力された時刻の巡回型カウン
タ２のカウント値を格納しているラッチ回路５のデータ
を次のＶｓＳ信号が入力されるまで格納したり、演算に
必要なデータや判別結果などを格納している。８はＲＯ
Ｍであり、Ｖｓｓ信号の周期と巡回型カウンタ２に入力
される基準クロック信号の周波数より求められた判別に
必要な第１のしきい値とＮＴＳＣ方式とＰＡＬ方式の各
々のＶｓｓ信号の基準の周期を格納している。９は演算
器であり、Ｖｓｓ信号の周期計算、ＲＯＭ８に格納され
ている第１のしきい値との比較、などを行う。１０は演
算器９によって判別された判別結果を格納する出力ラッ
チ回路であり、１）は判別結果が出力される出力端子で
ある。６から９はマイクロプロセッサの一部で構成され
ており、以下マイクロプロセッサを用いた放送方式判別
装置について説明する。
スタ４、ラッチ回路５、ランダムアクセスメモリ （Ｒ
ＡＭ）？ （後述）、リードオンリーメモリ （ＲＯ
Ｍ）８ （後述）、演算器９（後述）、判別結果出力ラ
ンチ回路１０ （後述）がデータバス６を介して接続さ
れておりデータの入出力が可能となっている。７はＲＡ
Ｍであり、Ｖｓｓ信号が入力された時刻の巡回型カウン
タ２のカウント値を格納しているラッチ回路５のデータ
を次のＶｓＳ信号が入力されるまで格納したり、演算に
必要なデータや判別結果などを格納している。８はＲＯ
Ｍであり、Ｖｓｓ信号の周期と巡回型カウンタ２に入力
される基準クロック信号の周波数より求められた判別に
必要な第１のしきい値とＮＴＳＣ方式とＰＡＬ方式の各
々のＶｓｓ信号の基準の周期を格納している。９は演算
器であり、Ｖｓｓ信号の周期計算、ＲＯＭ８に格納され
ている第１のしきい値との比較、などを行う。１０は演
算器９によって判別された判別結果を格納する出力ラッ
チ回路であり、１）は判別結果が出力される出力端子で
ある。６から９はマイクロプロセッサの一部で構成され
ており、以下マイクロプロセッサを用いた放送方式判別
装置について説明する。
以上のように構成された放送方式判別装置について以下
その動作について説明する。
その動作について説明する。
入力端子３からＶｓｓ信号が入力されるとフラグレジス
タ４にフラグがセットされると共に、その時刻の巡回型
カウンタ２のカウント値Ｃ０ＵＮＴＩがラッチ回路５に
取り込まれる。また、ＲＡＭ７には一つ前のＶｓｓ信号
が入力されたときの巡回型カウンタ２のカウント値がＣ
０ＵＮＴＯというアドレスのエリアに格納されているの
で、Ｖｓｓ信号の周期は（１）式より求めることができ
る。
タ４にフラグがセットされると共に、その時刻の巡回型
カウンタ２のカウント値Ｃ０ＵＮＴＩがラッチ回路５に
取り込まれる。また、ＲＡＭ７には一つ前のＶｓｓ信号
が入力されたときの巡回型カウンタ２のカウント値がＣ
０ＵＮＴＯというアドレスのエリアに格納されているの
で、Ｖｓｓ信号の周期は（１）式より求めることができ
る。
ＰＥＲＩＯＤ＝ＣＯＵＮＴＯ−ＣＯＵＮＴＩ
−−−・（１）ここで、ＰＥＲＩＯＤはＶｓｓ信号の
周期を表している。
−−−・（１）ここで、ＰＥＲＩＯＤはＶｓｓ信号の
周期を表している。
また、巡回回路カウンタ２はダウンカウンタとして扱っ
ている。Ｖｓｓ信号の周期を演算器９を用いて（１）式
より求めた後、ラッチ回路５のデータＣ０ＵＮＴＩはＲ
ＡＭ７のＣ０ＵＮＴＯ（７） ７ドレスニ格納され、次
のＶｓｓ信号が入力されるまで保持される。
ている。Ｖｓｓ信号の周期を演算器９を用いて（１）式
より求めた後、ラッチ回路５のデータＣ０ＵＮＴＩはＲ
ＡＭ７のＣ０ＵＮＴＯ（７） ７ドレスニ格納され、次
のＶｓｓ信号が入力されるまで保持される。
巡回型カウンタ２に入力される基準クロック信号の周波
数をＦｃｋ Ｌ、放送方式がＮＴＳＣ方式の場合のＶｓ
ｓ信号の周波数をＦＶｓｓ （Ｎ）としたと、Ｖｓｓ信
号の基準周期に相当する巡回型カウンタ２のカウント値
Ｒ−ＰＥＲＩＯＤ（Ｎ）は（２）式で表される。
数をＦｃｋ Ｌ、放送方式がＮＴＳＣ方式の場合のＶｓ
ｓ信号の周波数をＦＶｓｓ （Ｎ）としたと、Ｖｓｓ信
号の基準周期に相当する巡回型カウンタ２のカウント値
Ｒ−ＰＥＲＩＯＤ（Ｎ）は（２）式で表される。
Ｒ−ＰＥＲＩＯＤ（Ｎ） ＝ Ｆｃｋ／ＦＶｓｓ（Ｎ）
・・・・（２）同様に放送方式がＰＡＬ方式
の場合にはＶｓｓ信号の周波数をＦＶｓｓ （Ｐ）とし
たと、Ｖｓｓ信号の基準周期に相当する巡回型カウンタ
２のカウント値Ｒ−ＰＥＲＩＯＤ（Ｐ）は（３）式で表
される。
・・・・（２）同様に放送方式がＰＡＬ方式
の場合にはＶｓｓ信号の周波数をＦＶｓｓ （Ｐ）とし
たと、Ｖｓｓ信号の基準周期に相当する巡回型カウンタ
２のカウント値Ｒ−ＰＥＲＩＯＤ（Ｐ）は（３）式で表
される。
Ｒ−ＰＥＲ１０口（Ｐ） ＝ Ｆｃｋ／ＦＶｓｓ（
Ｐ） ・ ・ ・ ・ （３１（２）
、（３）式で表されるＲ−ＰＥＲＩＯＤ（Ｎ）、Ｒ−Ｐ
ＥＲＩＯＤ（Ｐ）の値とその平均値を放送方式判別の第
１のしきい値（Ｔ）ＩＲＩ）としてＲＯＭＢに格納して
いる。具体的には、Ｆｃｋの周波数をＩＭＨｚとしたと
ＦＶｓｓ （Ｎ）＝ ５９．９４１）ｚ、 ＦＶｓｓ
（Ｐ） ＝５０Ｈｚと（２）、（３）式よりＲ−ＰＥＲ
ＩＯＤ（Ｎ）、 Ｒ−ＰＥＲＩＯＤ（Ｐ）は各々（４）
、（５）式のようになる。
Ｐ） ・ ・ ・ ・ （３１（２）
、（３）式で表されるＲ−ＰＥＲＩＯＤ（Ｎ）、Ｒ−Ｐ
ＥＲＩＯＤ（Ｐ）の値とその平均値を放送方式判別の第
１のしきい値（Ｔ）ＩＲＩ）としてＲＯＭＢに格納して
いる。具体的には、Ｆｃｋの周波数をＩＭＨｚとしたと
ＦＶｓｓ （Ｎ）＝ ５９．９４１）ｚ、 ＦＶｓｓ
（Ｐ） ＝５０Ｈｚと（２）、（３）式よりＲ−ＰＥＲ
ＩＯＤ（Ｎ）、 Ｒ−ＰＥＲＩＯＤ（Ｐ）は各々（４）
、（５）式のようになる。
Ｒ−ＰＥＲＩＯＤ（Ｎ） ＝ １６６８３
・・・・（４）Ｒ−ＰＥＲＩＯＤ（Ｐ） ＝ ２０
０００ ・・・・（５）したがって、第
１のしきい値（ＴＨＲＩ）は（４）、（５）式の平均値
であるから（６）式のようになる。
・・・・（４）Ｒ−ＰＥＲＩＯＤ（Ｐ） ＝ ２０
０００ ・・・・（５）したがって、第
１のしきい値（ＴＨＲＩ）は（４）、（５）式の平均値
であるから（６）式のようになる。
ＴＨＲ１＝（１６６８３＋２００００）／２・１８３４
２ ・・・・（６）次に、チャンネル切り換え時
などにＶｓｓ信号にノイズが重畳した場合には、Ｖｓｓ
信号の周期が短くなったようになりＴＨＲＩだけをもと
に側割を行っていればＮＴＳＣ方式と誤判別してしまう
。
２ ・・・・（６）次に、チャンネル切り換え時
などにＶｓｓ信号にノイズが重畳した場合には、Ｖｓｓ
信号の周期が短くなったようになりＴＨＲＩだけをもと
に側割を行っていればＮＴＳＣ方式と誤判別してしまう
。
それで、Ｖｓｓ信号の周期が通常はとんど変化しないこ
とより、ＮＴＳＣ方式のＶｓｓ信号の周期より短い信号
はノイズと判断し、誤判別しないようにしなければなら
ない、Ｖｓｓ信号とノイズを区別するために、ＮＴＳＣ
方式のＶｓｓ信号の基準の周期（Ｒ−ｆ’ＥＲ１００（
Ｎ） ）の９０％を第２のしきい値（Ｔ）ｌＲ２）とし
てＲＯＭＢに格納している。そして、Ｖｓｓ信号の周期
がＴＨＲ２より小さいときにはノイズと判断して放送方
式の判別を行わないようにして、誤判別が起こらないよ
うにする。第２のしきい値ＴＨＲ２は（７）式で求めら
れる。
とより、ＮＴＳＣ方式のＶｓｓ信号の周期より短い信号
はノイズと判断し、誤判別しないようにしなければなら
ない、Ｖｓｓ信号とノイズを区別するために、ＮＴＳＣ
方式のＶｓｓ信号の基準の周期（Ｒ−ｆ’ＥＲ１００（
Ｎ） ）の９０％を第２のしきい値（Ｔ）ｌＲ２）とし
てＲＯＭＢに格納している。そして、Ｖｓｓ信号の周期
がＴＨＲ２より小さいときにはノイズと判断して放送方
式の判別を行わないようにして、誤判別が起こらないよ
うにする。第２のしきい値ＴＨＲ２は（７）式で求めら
れる。
ＴＨＲ２＝ Ｒ−ＰＥＲ１０Ｄ（Ｎ）＄９０／１００＝
１５０１５ ・・・（７）次に、Ｖｓｓ信号が入力
されたときの判別動作について第２図のフローチャート
を基に説明する。
１５０１５ ・・・（７）次に、Ｖｓｓ信号が入力
されたときの判別動作について第２図のフローチャート
を基に説明する。
第２図の処理ブロック２０１においてＶｓｓ信号が入力
されたかどうかの判断を行っている。これは、フラグレ
ジスタ４の値を読み込むことによってその値が° １
′か° ０ ′かで判断することができる。フラグレジ
スタ４の値が° １ °であればＶｓｓ信号が人力され
ており、処理ブロック２０２に進みフラグレジスタ４を
リセットし、さらにＶｓＳ信号が抜けたときのカウンタ
ＤＲＯＰ−Ｃ（後述）を“ ０ °にセットした後、＋
１）式にしたがって演算器９（第２図ではＡｃｃという
記号を用いている。）によりＲＡＭ７のＣ０ＵＮＴＯの
アドレスに格納されているデータからラッチ回路５に格
納されているデータＣ０ＵＮＴＩを減算してＶｓｓ信号
の周期を求めている。
されたかどうかの判断を行っている。これは、フラグレ
ジスタ４の値を読み込むことによってその値が° １
′か° ０ ′かで判断することができる。フラグレジ
スタ４の値が° １ °であればＶｓｓ信号が人力され
ており、処理ブロック２０２に進みフラグレジスタ４を
リセットし、さらにＶｓＳ信号が抜けたときのカウンタ
ＤＲＯＰ−Ｃ（後述）を“ ０ °にセットした後、＋
１）式にしたがって演算器９（第２図ではＡｃｃという
記号を用いている。）によりＲＡＭ７のＣ０ＵＮＴＯの
アドレスに格納されているデータからラッチ回路５に格
納されているデータＣ０ＵＮＴＩを減算してＶｓｓ信号
の周期を求めている。
処理ブロック２０３では、求められたＶｓｓ信号の周期
がＲＯＭ８に格納されている第２のしきい値ＴＨＲ２よ
り大きいかどうかの判断を行い、大きければ処理ブロッ
ク２０４に移行する。すなわち、このブロックではＶｓ
ｓ信号の周期がＴＨＲ２より大きければノイズ信号では
なく、本来のＶｓｓ信号であると判断して次のブロック
へ進む。もし、ＴＨＲ２より小さければ、ノイズと判断
して処理ブロック２１６に進む。
がＲＯＭ８に格納されている第２のしきい値ＴＨＲ２よ
り大きいかどうかの判断を行い、大きければ処理ブロッ
ク２０４に移行する。すなわち、このブロックではＶｓ
ｓ信号の周期がＴＨＲ２より大きければノイズ信号では
なく、本来のＶｓｓ信号であると判断して次のブロック
へ進む。もし、ＴＨＲ２より小さければ、ノイズと判断
して処理ブロック２１６に進む。
さらに、処理ブロック２０４においてＲＯＭ８に格納さ
れている第１のしきい値ＴＩＩＲＩとの比較を行ってい
る。ここで、ＴＨＲＩより演算器９によって求められた
Ｖｓｓ信号の周期の値が大きければ処理ブロック２０５
に移行する。すなわちＰＡＬモードと判定したことにな
る。
れている第１のしきい値ＴＩＩＲＩとの比較を行ってい
る。ここで、ＴＨＲＩより演算器９によって求められた
Ｖｓｓ信号の周期の値が大きければ処理ブロック２０５
に移行する。すなわちＰＡＬモードと判定したことにな
る。
処理ブロック２０５においては、前回のモード（ＭＯＤ
Ｅ−Ｂ）がＰＡＬモードかどうかの判別を行い、ＰＡＬ
モードであればすなわちＭＯＤＥ−８＝ ’ １
’であれば処理ブロック２０６に移行しモードカウンタ
（ＭＯＤＥ−Ｃ）をインクリメントして処理ブロック２
０７に移る。ここで、ＭＯＤＥ−Ｂ、 ＭＯＤＥ−Ｃは
ＲＡＭ７に格納されている。
Ｅ−Ｂ）がＰＡＬモードかどうかの判別を行い、ＰＡＬ
モードであればすなわちＭＯＤＥ−８＝ ’ １
’であれば処理ブロック２０６に移行しモードカウンタ
（ＭＯＤＥ−Ｃ）をインクリメントして処理ブロック２
０７に移る。ここで、ＭＯＤＥ−Ｂ、 ＭＯＤＥ−Ｃは
ＲＡＭ７に格納されている。
処理ブロック２０７ではＭＯＤＥ−Ｃが４以上かどうか
の判断を行い、４以上であれば処理ブロック２０８に移
行し出力ラッチ回路１０にＰＡＬモードを示す゛ １
”を出力すると共にＭＯＤＥ−Ｃを゛ ４ ′にセット
して判別を終了する。また、ＭＯＤＥ−Ｃが° ４”以
下であればそのまま判別は終了する。
の判断を行い、４以上であれば処理ブロック２０８に移
行し出力ラッチ回路１０にＰＡＬモードを示す゛ １
”を出力すると共にＭＯＤＥ−Ｃを゛ ４ ′にセット
して判別を終了する。また、ＭＯＤＥ−Ｃが° ４”以
下であればそのまま判別は終了する。
−以上のように処理ブロック２０５〜２０８では４回以
上連続してＰＡＬモードと判別したかの判定を行ってお
り４回以上連続して同じモードと判別していれば、出力
ラッチ回路１０にＰＡＬモードであることを示す° １
“を出力する処理を行っている。
上連続してＰＡＬモードと判別したかの判定を行ってお
り４回以上連続して同じモードと判別していれば、出力
ラッチ回路１０にＰＡＬモードであることを示す° １
“を出力する処理を行っている。
ここでＰＡＬモードを示す出力を“ １ ′としＮＴＳ
Ｃモードを示す出力を“θ″とした。
Ｃモードを示す出力を“θ″とした。
処理ブロック２０５において前の判別モードＭＯＤＥ−
Ｂが° Ｏ゛すなわちＮＴＳＣモードの場合には、処理
ブロック２１０に移行しＭＯＤＥ−８＝“ １ ’、
ＭＯＤＥ−Ｃ＝“０”をセットして判別を終了する。
Ｂが° Ｏ゛すなわちＮＴＳＣモードの場合には、処理
ブロック２１０に移行しＭＯＤＥ−８＝“ １ ’、
ＭＯＤＥ−Ｃ＝“０”をセットして判別を終了する。
次に、処理ブロック２０９においてラッチ回路５（７）
ｆ’−９Ｃ０ｊｌＮＴ１をＲＡＭ ？ （７）ＣＯＵ
ＮＴＯノア’ Ｆ レスニ格納し次のＶｓｓ信号の到来
に備える。
ｆ’−９Ｃ０ｊｌＮＴ１をＲＡＭ ？ （７）ＣＯＵ
ＮＴＯノア’ Ｆ レスニ格納し次のＶｓｓ信号の到来
に備える。
また、処理ブロック２０７において４回以上連続して同
じモードでなければ、処理ブロック２０９を実行して終
了する。
じモードでなければ、処理ブロック２０９を実行して終
了する。
処理ブロック２０４においてＶｓｓ信号の周期が第１の
しきい値（ＴＨＲＩ）より小さければ、ＮＴＳＣモード
と判別したことになり処理ブロック２１）に移行する。
しきい値（ＴＨＲＩ）より小さければ、ＮＴＳＣモード
と判別したことになり処理ブロック２１）に移行する。
処理ブロック２１）においては、前回のモード（ＭＯＤ
ｆ！−８）がＮＴＳＣモーどかどうかの判別を行い、Ｎ
ＴＳＣモードであればすなわちＭＯＤＥ−８＝ ’ ０
’であれば処理ブロック２１２に移行しモードカウン
タ（ＭＯＤＥ−Ｃ）をインクリメントして処理ブロック
２１３に移る。
ｆ！−８）がＮＴＳＣモーどかどうかの判別を行い、Ｎ
ＴＳＣモードであればすなわちＭＯＤＥ−８＝ ’ ０
’であれば処理ブロック２１２に移行しモードカウン
タ（ＭＯＤＥ−Ｃ）をインクリメントして処理ブロック
２１３に移る。
処理ブロック２１３ではＭＯＤＥ−Ｃが４以上かどうか
の判断を行い、４以上であれば処理ブロック２１４に移
行し出力ラッチ回路１０にＮＴＳＣモードを示す゛ Ｏ
ｌを出力すると共にＭＯＤＥ−Ｃを゛ ４ ゛にセット
して判別を終了する。また、ＭＯＤＥ−Ｃが“４ ゛以
下であればそのまま判別は終了する。
の判断を行い、４以上であれば処理ブロック２１４に移
行し出力ラッチ回路１０にＮＴＳＣモードを示す゛ Ｏ
ｌを出力すると共にＭＯＤＥ−Ｃを゛ ４ ゛にセット
して判別を終了する。また、ＭＯＤＥ−Ｃが“４ ゛以
下であればそのまま判別は終了する。
以上のように処理ブロック２１）〜２１４では４回以上
連続してＮＴＳＣモードと判別したかの判定を行ってお
り４回以上連続して同じモードと判別していれば、出力
ラッチ回路１０にＮＴＳＣモードであることを示す°０
゛を出力する処理を行っている。
連続してＮＴＳＣモードと判別したかの判定を行ってお
り４回以上連続して同じモードと判別していれば、出力
ラッチ回路１０にＮＴＳＣモードであることを示す°０
゛を出力する処理を行っている。
処理ブロック２１）において前の判別モードＭＯＤＥ−
Ｂが゛ １ ′すなわちＰＡＬモードの場合には、処理
ブロック２１５に移行しＭＯＤＥ−８＝“ ０ ’、
ＭＯＤＥ−Ｃ＝゛ ０ ゛をセットして判別を終了する
。
Ｂが゛ １ ′すなわちＰＡＬモードの場合には、処理
ブロック２１５に移行しＭＯＤＥ−８＝“ ０ ’、
ＭＯＤＥ−Ｃ＝゛ ０ ゛をセットして判別を終了する
。
次に、処理ブロック２０９においてラッチ回路５ノテー
タＣ０ＵＮＴＩをＲＡ Ｍ ７１７）ＣＯＵＮＴＯノ７
ドレスニ格納し次のＶｓｓ信号の到来に備える。
タＣ０ＵＮＴＩをＲＡ Ｍ ７１７）ＣＯＵＮＴＯノ７
ドレスニ格納し次のＶｓｓ信号の到来に備える。
また、処理ブロック２１３において同じモードが連続し
て４回以上でなければ、処理ブロック２０９を実行して
終了する。
て４回以上でなければ、処理ブロック２０９を実行して
終了する。
処理ブロック２０３においてＶｓｓ信号の周期が第２の
しきい値ＴｌｌＲ２より小さければ、今回のＶｓＳ信号
はノイズであるので処理ブロック２１６に進み、モード
カウンタＭＯＤＥ−Ｃを゛ ０ ゛にセットして処理ブ
ロック２０９を実行して次のＶｓｓ信号の到来に備えて
いる。
しきい値ＴｌｌＲ２より小さければ、今回のＶｓＳ信号
はノイズであるので処理ブロック２１６に進み、モード
カウンタＭＯＤＥ−Ｃを゛ ０ ゛にセットして処理ブ
ロック２０９を実行して次のＶｓｓ信号の到来に備えて
いる。
以上のフローを具体的な数値を用いて説明すると、ＲＡ
Ｍ７のＣ０ｔｌＮＴＯのアドレスに格納されているデー
タを６００００とした。次にＶｓｓ（３号が入力された
ときの巡回型カウンタ２のカウント値がランチ回路５に
取り込まれる。ラッチ回路５に取り込まれたデータＣ０
ＵＮＴＩが４００００であったとしたと（１）式よりＰ
ＥＲＩＯＤ・２００００となる。この値とＴＨＲ２＝１
５０５５と比較するとＰＥＲＩＯＤの方が大きいので、
■ｓｓ信号はノイズではなかったと判断し処理ブロック
２０４に進み、ＴＨＲＩ ＝ １８３４２と比較しＰＥ
ＲＩＯＤの方が大きいのでＰＡＬモードと判別する。そ
して、処理ブロック２０５以下に進みその時のＭＯＤＥ
−Ｂ、 ＭＯＤＥ−Ｃの値にしたがって処理が行われる
。最後に、処理ブロック２０９においてラッチ回路５の
値４００００がＲＡＭ７のＣ０ＵＮＴＯのアドレスに格
納されてすべての処理が終了する。
Ｍ７のＣ０ｔｌＮＴＯのアドレスに格納されているデー
タを６００００とした。次にＶｓｓ（３号が入力された
ときの巡回型カウンタ２のカウント値がランチ回路５に
取り込まれる。ラッチ回路５に取り込まれたデータＣ０
ＵＮＴＩが４００００であったとしたと（１）式よりＰ
ＥＲＩＯＤ・２００００となる。この値とＴＨＲ２＝１
５０５５と比較するとＰＥＲＩＯＤの方が大きいので、
■ｓｓ信号はノイズではなかったと判断し処理ブロック
２０４に進み、ＴＨＲＩ ＝ １８３４２と比較しＰＥ
ＲＩＯＤの方が大きいのでＰＡＬモードと判別する。そ
して、処理ブロック２０５以下に進みその時のＭＯＤＥ
−Ｂ、 ＭＯＤＥ−Ｃの値にしたがって処理が行われる
。最後に、処理ブロック２０９においてラッチ回路５の
値４００００がＲＡＭ７のＣ０ＵＮＴＯのアドレスに格
納されてすべての処理が終了する。
次のＶｓｓ信号が入力されたときの巡回型カウンタ２の
カウント値が３００００であったとしたと、（１）式よ
りＰＥＲＩＯＤ ＝ １００００となる。この値とＴＦ
ＩＲ２＝１５０１５と比較するとＰＥＲＩＯＤの方が小
さいので今回のＶｓｓ信号はノイズであったと判断して
処理ブロック２１６に進んで後の処理が行われる。
カウント値が３００００であったとしたと、（１）式よ
りＰＥＲＩＯＤ ＝ １００００となる。この値とＴＦ
ＩＲ２＝１５０１５と比較するとＰＥＲＩＯＤの方が小
さいので今回のＶｓｓ信号はノイズであったと判断して
処理ブロック２１６に進んで後の処理が行われる。
処理ブロック２０１においてＶｓｓ信号が入力されてい
なければ処理ブロック２１７に移行する。処理ブロック
２１７では巡回型カウンタ２のカウント値を直接演算器
９に読み込み、ＲＡＭ７に格納されている前回に人力さ
れたＶｓｓ信号のカウント値Ｃ０ＵＮＴＯと演算しその
時刻での周期を求め、その周期と本来到来すべきＶｓｓ
信号の基準問！ｔＪＩＲ−ｐＥＲＩＯＤ（ＲＯＭ８に格
納されている）を比較し、■ｓｓ信号が抜けたかどうか
の判断を行い、Ｖｓｓ信号が抜けていなければそのまま
何もせずに終了する。Ｖｓｓ信号が抜けていると判断し
た場合処理ブロック２１８に移行し、Ｖｓｓ信号の抜け
をカウントするＤＲＯＰ−Ｃ（ＲＡ Ｍ ７に格納され
ている）をインクリメントするとともにＣ０ＵＮＴＯよ
りＶｓｓ信号の基準周期の値Ｒ−ＰＥＲＩＯＤを減算し
てＲＡＭ７のＣ０（ＩＮＴＯに格納する。
なければ処理ブロック２１７に移行する。処理ブロック
２１７では巡回型カウンタ２のカウント値を直接演算器
９に読み込み、ＲＡＭ７に格納されている前回に人力さ
れたＶｓｓ信号のカウント値Ｃ０ＵＮＴＯと演算しその
時刻での周期を求め、その周期と本来到来すべきＶｓｓ
信号の基準問！ｔＪＩＲ−ｐＥＲＩＯＤ（ＲＯＭ８に格
納されている）を比較し、■ｓｓ信号が抜けたかどうか
の判断を行い、Ｖｓｓ信号が抜けていなければそのまま
何もせずに終了する。Ｖｓｓ信号が抜けていると判断し
た場合処理ブロック２１８に移行し、Ｖｓｓ信号の抜け
をカウントするＤＲＯＰ−Ｃ（ＲＡ Ｍ ７に格納され
ている）をインクリメントするとともにＣ０ＵＮＴＯよ
りＶｓｓ信号の基準周期の値Ｒ−ＰＥＲＩＯＤを減算し
てＲＡＭ７のＣ０（ＩＮＴＯに格納する。
次に処理ブロック２１９においてＤＲＯＰ−Ｃの値が８
以上かどうかの判断を行い、８以上であれば処理ブロッ
ク２２０に移行しＤＲＯＰ−Ｃを° ８ ゛にセットす
ると共にＭＯＤＥ−Ｃを“ ０ ゛にセットして終了す
る。
以上かどうかの判断を行い、８以上であれば処理ブロッ
ク２２０に移行しＤＲＯＰ−Ｃを° ８ ゛にセットす
ると共にＭＯＤＥ−Ｃを“ ０ ゛にセットして終了す
る。
また、ＤＲＯＰ−Ｃが“８゛以下であればなにもせずに
終了する。ここではＶｓｓ信号が抜けたときには判別モ
ードをホールドするようにしている。
終了する。ここではＶｓｓ信号が抜けたときには判別モ
ードをホールドするようにしている。
以上の説明において、モード判別を４回連続して行った
り、Ｖｓｓ信号の抜けを８回連続チエツクしたりしてい
るのは、Ｖｓｓ信号にノイズなどが重畳して判別装置が
誤動作しないようにするためである。
り、Ｖｓｓ信号の抜けを８回連続チエツクしたりしてい
るのは、Ｖｓｓ信号にノイズなどが重畳して判別装置が
誤動作しないようにするためである。
このように、Ｖｓｓ信号の周期を基準クロックで計測し
、あらかじめ設定しておいた第１のしきい値（ＴＨＲＩ
）と比較することにより容易にＮＴＳＣ／ＰＡＬのモー
ドを判別することができ、また周期と第２のしきい値（
Ｔ）ｌ）１２）と比較することによりＶｓｓ信号とノイ
ズとを区別することができる。さらに、判別した結果を
複数回チエツクすることによりノイズなどに強い正確な
判別を行うことができる。
、あらかじめ設定しておいた第１のしきい値（ＴＨＲＩ
）と比較することにより容易にＮＴＳＣ／ＰＡＬのモー
ドを判別することができ、また周期と第２のしきい値（
Ｔ）ｌ）１２）と比較することによりＶｓｓ信号とノイ
ズとを区別することができる。さらに、判別した結果を
複数回チエツクすることによりノイズなどに強い正確な
判別を行うことができる。
なお、本実施例ではしきい値をＲＯＭエリアに格納して
いるとして扱ったが、プログラムを格納しているプログ
ラムエリアにイミディエートデータとして格納しておい
ても何等差しつかえない。
いるとして扱ったが、プログラムを格納しているプログ
ラムエリアにイミディエートデータとして格納しておい
ても何等差しつかえない。
また、本装置をシリンダの位相サーボに組み込めば、Ｖ
ｓｓ信号が到来した時刻の巡回型カウンタのカウント値
はサーボにおいて必要なデータであるのでＶｓｓ信号の
取り込みルーチンなどが共用でき非常に簡単な構成で本
装置を構成することができる。また、必要なハードウェ
アも共用できる。
ｓｓ信号が到来した時刻の巡回型カウンタのカウント値
はサーボにおいて必要なデータであるのでＶｓｓ信号の
取り込みルーチンなどが共用でき非常に簡単な構成で本
装置を構成することができる。また、必要なハードウェ
アも共用できる。
発明の効果
以上のように本発明は、基準クロックをカウントする巡
回型カウンタと、垂直同期信号が到来するごとに前記巡
回型カウンタのカウント値を格納する第１のメモリ手段
（実施例ではＲＡＭ？）と、前記カウント値を基に前記
垂直同期信号の周期を算出する演算器と、ＮＴＳＣ／Ｐ
ＡＬ方式の各々の垂直同期信号の周期を区別する第１の
しきい値（実施例ではＴＩＩＲＩ）と、ＮＴＳＣ方式の
垂直同期信号の周期より短い周期を区別する第２のしき
い値（実施例ではＴＨＲ２）と、前記第１のしきい値と
前記第２のしきい値を格納する第２のメモリ手段（実施
例ではＲＯＭ８）と、前記垂直同期信号の周期が前記第
２のメモリ手段に格納された前記第２のしきい値より大
きいときに前記第２のメモリ手段に格納された前記第１
のしきい値と前記垂直同期信号の周期より放送方式を判
別することにより、放送方式を容易に判別できるととも
に垂直同期信号のみで判別できるので簡単な回路構成で
放送方式判別装置を実現できる。
回型カウンタと、垂直同期信号が到来するごとに前記巡
回型カウンタのカウント値を格納する第１のメモリ手段
（実施例ではＲＡＭ？）と、前記カウント値を基に前記
垂直同期信号の周期を算出する演算器と、ＮＴＳＣ／Ｐ
ＡＬ方式の各々の垂直同期信号の周期を区別する第１の
しきい値（実施例ではＴＩＩＲＩ）と、ＮＴＳＣ方式の
垂直同期信号の周期より短い周期を区別する第２のしき
い値（実施例ではＴＨＲ２）と、前記第１のしきい値と
前記第２のしきい値を格納する第２のメモリ手段（実施
例ではＲＯＭ８）と、前記垂直同期信号の周期が前記第
２のメモリ手段に格納された前記第２のしきい値より大
きいときに前記第２のメモリ手段に格納された前記第１
のしきい値と前記垂直同期信号の周期より放送方式を判
別することにより、放送方式を容易に判別できるととも
に垂直同期信号のみで判別できるので簡単な回路構成で
放送方式判別装置を実現できる。
第１図は本発明の一実施例における放送方式判別装置の
構成図、第２図は第１図の主要部の動作を示すフローチ
ャートである。 ２・・・・・・巡回型カウンタ、４・・・・・・フラグ
レジスタ、５・・・・・・ラッチ回路、６・・・・・・
データバス、７・・・・・・ＲＡＭ、８・・・・・・Ｒ
ＯＭ、９・・・・・・演算基、ｌＯ・・・・・・出力ラ
ッチ回路。
構成図、第２図は第１図の主要部の動作を示すフローチ
ャートである。 ２・・・・・・巡回型カウンタ、４・・・・・・フラグ
レジスタ、５・・・・・・ラッチ回路、６・・・・・・
データバス、７・・・・・・ＲＡＭ、８・・・・・・Ｒ
ＯＭ、９・・・・・・演算基、ｌＯ・・・・・・出力ラ
ッチ回路。
Claims (2)
- （１）基準クロックをカウントする巡回型カウンタと、
垂直同期信号が到来するごとに前記巡回型カウンタのカ
ウント値を格納する第１のメモリ手段と、前記カウント
値を基に前記垂直同期信号の周期を算出する演算器と、
ＮＴＳＣ／ＰＡＬ方式の各々の垂直同期信号の周期を区
別する第１のしきい値と、ＮＴＳＣ方式の垂直同期信号
の周期より短い周期を区別する第２のしきい値と、前記
第１のしきい値と前記第２のしきい値を格納する第２の
メモリ手段と、前記垂直同期信号の周期が前記第２のメ
モリ手段に格納された前記第２のしきい値より大きいと
きに前記第２のメモリ手段に格納された前記第１のしき
い値と前記垂直同期信号の周期より放送方式を判別する
判別手段よりなる放送方式判別装置。 - （２）第１のしきい値はＮＴＳＣ方式の基準の垂直同期
信号の周期を基準クロックでカウントした第１のカウン
ト値とＰＡＬ方式の基準の垂直同期信号の周期を基準ク
ロックでカウントした第２のカウント値の平均値であり
、第２のしきい値は第１のカウント値より略小さい値で
あることを特徴とした特許請求の範囲第（１）項記載の
放送方式判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007769A JPH01183284A (ja) | 1988-01-18 | 1988-01-18 | 放送方式判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007769A JPH01183284A (ja) | 1988-01-18 | 1988-01-18 | 放送方式判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183284A true JPH01183284A (ja) | 1989-07-21 |
Family
ID=11674887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007769A Pending JPH01183284A (ja) | 1988-01-18 | 1988-01-18 | 放送方式判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183284A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897963B1 (ko) * | 2003-01-08 | 2009-05-18 | 엘지전자 주식회사 | 동기분리기의 클럭제공장치 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193681A (ja) * | 1983-04-18 | 1984-11-02 | Sanyo Electric Co Ltd | テレビ放送方式の自動判別方式 |
-
1988
- 1988-01-18 JP JP63007769A patent/JPH01183284A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193681A (ja) * | 1983-04-18 | 1984-11-02 | Sanyo Electric Co Ltd | テレビ放送方式の自動判別方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897963B1 (ko) * | 2003-01-08 | 2009-05-18 | 엘지전자 주식회사 | 동기분리기의 클럭제공장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450631A2 (en) | Automatic commercial message recognition device | |
| KR100272626B1 (ko) | 스큐우 타이밍 에러 측정용 장치 | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| EP0455957A2 (en) | Odd/even field detector for video signals | |
| US3993864A (en) | Television camera arrangement in which electrically generated data is superimposed on the video picture information | |
| US3987241A (en) | Sampled differential analyzer | |
| JPH01183284A (ja) | 放送方式判別装置 | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| JP2650290B2 (ja) | 放送方式判別装置 | |
| JP2574355B2 (ja) | 放送方式判別装置 | |
| US4785350A (en) | TV input source identifier | |
| JP2650291B2 (ja) | 放送方式判別装置 | |
| JPH01183971A (ja) | 放送方式判別装置 | |
| US4953040A (en) | Time code reader in a device for reproducing video signals from magnetic tape | |
| JPH01183972A (ja) | 放送方式判別装置 | |
| EP0927492A1 (en) | A delay correction circuit | |
| JPS5814390A (ja) | テ−プ位置検知装置 | |
| JPS6216682A (ja) | 同期分離回路 | |
| JPH02162237A (ja) | 粒度分布処理装置 | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| SU968838A1 (ru) | Устройство дл приема и анализа калибровочных сигналов | |
| JPH01190095A (ja) | フィールド判別回路 | |
| JPH0357967A (ja) | 水平同期周波数判別回路 | |
| JPH0721838B2 (ja) | 計測装置 | |
| JPS62245870A (ja) | フイ−ルド判別方式 |