JPH0721838B2 - 計測装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計測装置に関し、特にそのデータ取込み法に関
するものである。

〔従来の技術〕

第２図は従来のパルス幅計測型タイマの計測装置部を示
す系統図であり、１はカウンタ、２はカウンタ１の値を
取込み信号CAPにより格納する計測レジスタである。

第３図は従来装置および本発明による装置の動作を説明
するためのタイムチャートであり、（ａ）はカウントパ
ルス、（ｂ）はカウント値、（ｃ）は取込み信号CAP、
（ｄ）は後述の実施例で説明する取込み許可信号ａ、
（ｅ）は読出し信号RD、（ｆ）は計測レジスタ値を示
し、第３図の期間T1は従来装置の動作に対応し、期間T2
は本発明による装置の動作に対応する。

次に、第２図の装置の動作について第３図を用いて説明
する。パルスの立上がり又は立下がりで発生させた取込
み信号CAPにより、その時のカウンタ１の値を計測レジ
スタ２に取り込む。この値を読出し信号RDによって外部
に読み出す。第３図（ｃ），（ｄ）に示すように、従来
装置においては、取込み信号CAPがそのまま取込み許可
信号ａとなる。

一連の動作は以上の通りであるが、カウンタ１は取込み
信号CAPが入力された後もカウントを続行し、次の計測
（取込み信号CAPの入力）に備える。

〔発明が解決しようとする問題点〕

従来のパルス幅計測型タイマの計測装置部は以上のよう
に構成されており、読出し動作中に取込み信号CAPが入
力されると、計測レジスタ２の値が変化する。この時に
時間的余裕が少なければ、変化中の値が読み出され、誤
認識するという問題があった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、読出し中に計測レジスタの値が
変化することをなくすとともに、読出し中のデータを安
定にすることができる計測装置を得ることにある。

〔問題点を解決するための手段〕

このような目的を達成するために本発明は、計測データ
を一時的に記憶する計測レジスタを有し、取込み信号に
応じて新たな計測データを計測レジスタに取込んで記憶
するとともに、読出し信号に応じて計測レジスタに記憶
されている計測データを読出して出力する計測装置にお
いて、読出し信号を参照することにより計測レジスタが
読出し動作中であることを認識する認識手段と、この認
識手段により読出し動作中であることが認識された場合
には、取込み信号を遅延させることにより、読出し動作
完了後まで計測データの取込み時期を遅らせる遅延回路
とを備えるものである。

〔作用〕

本発明による計測装置においては、計測した値が安定に
読み出され、誤認識がなくなる。

〔実施例〕

第１図は、本発明に係わる計測装置の一実施例を示す系
統図である。第１図において、１はカウンタ、２はカウ
ンタ１の値を格納する計測レジスタ、３は取込み信号制
御回路、４は１サイクル遅延回路、５はインバータ、6,
7はアンド回路、8,9は経路、10はオア回路であり、イン
バータ５とアンド回路6,7とは認識手段を構成する。ま
た、第１図の回路はすべて「Ｈ」レベル信号を有意な信
号として動作する回路として記述されている。

以下、動作について第３図を用いて説明する。まず、読
出し動作が行なわれていない時のカウント値取込みにつ
いて説明する（第３図の期間T1参照）。第１図の回路は
すべて「Ｈ」レベル信号を有意な信号として動作する回
路としているので、読出し動作が行なわれていない時の
読出し信号RDは「Ｌ」レベルである。よって、取込み信
号CAPが入力された場合には、その信号CAPは取込み信号
制御回路３内の経路８を通り、オア回路10から、取込み
許可信号ａとして出力される。これにより、カウンタ１
のカウント値は計測レジスタ２に取り込まれる。

次に、読出し動作中に取込み信号CAPが入力された場合
について説明する（第３図の期間T2参照）。この場合
は、読出し信号RDは「Ｈ」レベルである。よって、入力
された取込み信号CAPは１サイクル遅延回路４に入り、
読出し動作完了までの１サイクル後まで遅延し、経路９
を介して、オア回路10から取込み許可信号ａとして出力
される。すなわち、読出し動作中の取込み信号CAPは１
サイクル遅延し、この遅延した取込み信号CAPである取
込み許可信号ａにより、カウンタ１のカウント値は計測
レジスタ２に取り込まれる。

以上のように動作するので、読出し動作中に計測レジス
タ２の値が変化することはなく、安定に読出し動作を行
なうことができる。

なお、上記実施例では、遅延量を１サイクル一定とした
が、読出し動作が一定期間で終了しない場合は、読出し
信号RDを遅延回路４に取り込むことにより読出し動作の
完了を判断して取込み信号CAPを出力させることも可能
である。

また、本発明による回路すべてを１個の半導体集積回路
内に含めることも可能である。

〔発明の効果〕

以上説明したように本発明は、読出し状態を認識し、読
出し中であることを認識した場合にデータ取込み時期を
遅らせることにより、読出し動作中に計測レジスタの値
が変化することは無くなるので、計測した値を安定に読
み出せるとともに、誤認識が無くなり、装置の安定性向
上が図れる効果がある。

【図面の簡単な説明】

第１図は本発明に係わる計測装置の一実施例を示す系統
図、第２図は装置動作を説明するためのタイムチャー
ト、第３図は従来装置を示す系統図である。 １……カウンタ、２……計測レジスタ、３……取込み信
号制御回路、４……１サイクル遅延回路、５……インバ
ータ、6,7……アンド回路、8,9……経路、10……オア回
路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】計測データを一時的に記憶する計測レジス
   タを有し、取込み信号に応じて新たな計測データを前記
   計測レジスタに取込んで記憶するとともに、読出し信号
   に応じて前記計測レジスタに記憶されている計測データ
   を読出して出力する計測装置において、 前記読出し信号を参照することにより前記計測レジスタ
   が読出し動作中であることを認識する認識手段と、 この認識手段により読出し動作中であることが認識され
   た場合には、前記取込み信号を遅延させることにより、
   前記読出し動作完了後まで計測データの取込み時期を遅
   らせる遅延回路とを備えることを特徴とする計測装置。