JPH01175436A - データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ処理システムおよび装置に関し、さらに
詳しくは測定装置およびコンピュータから受けとったチ
ータフオーマットを変換するための装置に関する。それ
はまた種々の装置をチェックし試験するためにが＼る変
換装置群を用いた自動システムに関する。

〔適用分野〕

本発明はディジタル、アナログ・ディジタル、アナログ
機能ユニット、装置および器具を調整、監視、チェック
、試験する自動システムを構成するなめに用いることが
できる。

〔従来技術〕

すでに知られているデータフォーマットコンバータ（Ｇ
、Ｎａｕｍａｎ　ｅｔ　ａｌ、”５ｔａｎｄａｒｔｎｉ
ｅ　１ｎｔｅｒｆｅｉｓｙｄｌｙａ　ｉｚｍｅｒｉｔｅ
ｌｎｏｉ　ｔｅｋｈｎｉｋｉ”、１９８２．Ｍｉｒ、Ｍ
ｏ５ｋｖａ。

ｐ、１６６、ｉｎ　Ｒｕ５ｓｉａｎ）は並列−直列−並
列変換ユニット、並列−並列一直列変ユニットを含んな
メツセージトランシーバ−およびデータフォーマットコ
ンバータを実行周辺装置および自動試験系に接続したメ
ツセージ送受信装置をそなえている。メツセージトラン
シーバ−は制御装置を有する符号化復号化ユニット、ユ
ニット実行インターフェースおよび局部通信ユニットに
接続される。

データフォーマットコンバータは実行周辺装置のデータ
フォーマットを装置インターフェースチータフオーマッ
トに変換するためおよび装置インターフェースのアルゴ
リズムにっス゛＜実行周辺を実行させるために用いられ
る。

しかしながら、従来のデータフォーマットコンバータは
装置インターフェースは単に特殊な装置実行周辺にのみ
接続されている、何となれは要求された実行周辺装置の
アドレスを選択したり、２゜３の特殊な実行周辺装置が
単一のデータフォーマットコンバーターに接続されたと
きにその利用度を決定したりすることが不可能であるが
らである。

さらに実行周辺のおのおののタイプは特殊な回路たとえ
ばメツセージ符号化復号化ユニットを有するデータフォ
ーマットコンバータを必要とする。

また装置をチェックしテストするためにすでに知られて
いる自動化されているシステム（Ｉｚｍｅｒｉ−ｔｅｌ
ｎａｙａ　Ｔｅｋｈｎｉｋａ、Ｖｏｌ、７，１９８３．
Ｊｕｌｙ、Ｍｏ５ｃｏｕ＋、Ａ、Ｍ。

＾ｖｅｒｂｕｋｈ　ｅｔ　ａｌ、Ｉｚｍｅｒｉｔｅｌｎ
ｏ−ｖｙｃｈｉｓｌｉｔｅｌｎｙｋｏｍｐｌｅｋｓ　ｄ
ｌｙａ　ｍｅｔｒｏｌｏｇｉｃｈｅｓｋｉｋｈ　１ｓｐ
ｙｔａｎｙ、ｐｐ。

１４−１５）はそのデータおよび制御バスがコンピュー
タインターフェースを介してデータフォーマットコンバ
ータを制御する回路に接続されるコンピュータを有し、
前記回路は装置インターフェースを介して前記コンバー
タに接続されている。データフォーマットコンバータは
実行周辺装置を装置インターフェースに接続している。

この場合、実行周辺装置は刺戟装置、例えば発生器もし
くは回路および刺戟信号をチェックおよびテストさるべ
きく制御される対象）装置に送る電源の形に形成される
。他のタイプの実行周辺は制御対象のパラメータを測定
する装置および制御対象を刺戟および測定装置に接続す
るなめに用いられるスイッチング装置である。

装置をチェックしテストするための従来技術の自動シス
テムは単にアナログおよびアナログ・デイジタルｄ、ｃ
装置を含むある限られた装置（制御対象）をチェックし
テストすることができる。

この自動システムは他の不利な点を有する、それは必要
とされるソフＩ・ウェアの量が膨大であること、大きい
コンピュータを含んでいること、テストすべき新規の対
象に対して実行周辺装置を読取り調整を行うときにこの
システムのセットアツプおよびワイアリングのモジチー
に結合することの困難なことである。

〔解決すべき問題点〕

本発明は機能能力を拡大し、新規の対象をチェックしテ
ストするときに実行周辺の範囲を拡大することによって
フォーマットデータコンバータおよび装置をチェックし
テストする自動システムを標準化することにある。

〔問題点を解決する手段〕

この目的はつぎの直列素子、すなわちメツセージトラン
シーバ、メツセージ符号化復号化ユニット、インターフ
ェース機能を満たすユニット、局部通信ユニットＷ並列
−並列−直列変換素子、並列−直列−並列変換素子を有
し、前記メツセージトランシーバの入出力の１群がデー
タフォーマットコンバータの入出力の１群であり、装置
インターフェースに接続され、並列−並列−直列変換素
子および並列−直列−並列変換素子の入出力群が前記デ
ータフォーマットコンバータの他の入出力群であって外
部動作装置に接続され、本発明によれば、前記符号化復
号化ユニットは制御入力が制御ユニットの出力に接続さ
れるアドレスデコーダ゛およびトリガリングアンドアヴ
エイラビリテイアドレスユニットを含み、前記メツセー
ジトランシーバの入出力の他の群がデータバスによって
前記並列−直列−並列変換素子、並列−並列−直列変換
素子、アドレスデコーダ、およびドリガリングアンドア
ヴエイラビリテイアドレスユニットの入出力群、に接続
され、これらのユニットの制御出力がそれぞれ並列−直
列−並列変換素子および並列−並列−直列変換素子の制
御入力に接続されそれらの素子の制御出力がメツセージ
符号化復号化ユニットの制御孕ニットの入力に接続され
ることを特徴とするデータフォーマツ１〜コンバータを
提供することによって達成される。

この目的はまたデータと制御入力を有しその出力がコン
ピュータインターフェースを介してデータフォーマット
コンバータの制御装置に接続されるコンピュータを有し
、前記制御装置はデータと装置インターフェースを介し
て刺戟回路ユニット、スイッチングユニットおよび測定
ユニットにそれぞれ接続される制御入出力を有し、前記
ユニットは刺戟装置、スイッチングおよび測定装置およ
び測定装置に接続されるデータフォーマットコンバータ
群を有し、本発明によれば各データフォーマットコンバ
ータが前述のごとく構成され、各データフォーマットコ
ンバータのデータ入出力群が装置インターフェースを介
してデータフォーマットコンバータの制御装置に接続さ
れ、刺戟装置ユニットの各ｍ＋データフォーマットコン
バータのデータ出力群はそれぞれ１もしくは数刺戟装置
の入力に接続され、スイッチングユニットの各ＴＴ＋２
のデータフォーマットコンバータのデータ出力群は１も
しくは数スイッチング装置の入力′に接続され、測定ユ
ニットの各′１１１３データフォーマットコンバータの
データ入出力群は１もしくは数測定装置（４５）の入出
力に接続されたことを特徴とする装置をチェックおよび
試験する自動システムを提供することによって達成され
る。

本発明にか−る自動システムにおいてはデータフォマツ
トコンバーの制御装置がマイクロプロセッサ、プログラ
ムおよびデータをそれぞれ記憶するための直接アクセス
プログラム記憶装置、直接アクセスデータ装置、直接ア
クセスユニットおよびデータフォーマットコンバータに
対する通信のためのインターフェース、直接アクセスユ
ニットおよびデータフォーマットコンバータをもった通
信ユニットのためのインターフェースはコンピュータイ
ンターフェースおよび装置インターフェースにそれぞれ
接続される１群の入出力を有し、直接アクセスユニット
の入力群および他の入出力群はそれぞれ直接アクセスプ
ログラム記憶装置の入力群および直接アクセスデータ記
憶装置の入出力群に接続され、直接アクセスプログラム
記憶装置の制御出力はその制御出力がデータフォーマッ
トコンバーターをそなえた通信装置の入力に接続される
マイクロプロセッサの第１の入力に接続され、マイクロ
プロセッサの１つの入出力群が直接アクセスデータ記憶
装置の入出力群に接続され、他の入出力群がデータフォ
ーマットコンバータをそなえた通信装置の入出力群に接
続されることが好ましい。

多くのデータフォーマットコンバーターを有する装置を
チェックし試験するための自動システムにおいて本願の
特許請求の範囲にのべられたデーターフォーマットコン
バータのはコンピュータにないするソフトウェアシステ
ムおよび監視において若干複雑になるが、記憶容量およ
びメインフレームの操作速度に対する要求を大幅に減少
し、システムに接続される実行周辺の範囲を拡大し、か
くして自動システムの機能能力を拡大しチェックされる
対象物の範囲を拡大する。か−るデータフォーマットコ
ンバータの利用は必要とされる装置の量を減少させ、チ
ェックおよびテストに対する自動システムの柔軟な再調
整を提供する。

〔実施例〕

データフォーマットコンバータ１は直列につぎの素子、
すなわち、メツセージトランシーバ−２、メツセージ符
号化復号化ユニット３、インターフェース機能を実行す
る装置４、局部通信装置５、並列−並列−直列変換ユニ
ット６、並列−直列−並列変換ユニット７を含む。メツ
セージ符号化復、帰化ユニット３は制御ユニット８、ア
ドレスデコ。

−ダ・仲、トリガリングアドレスアンドアベイラビリテ
ィアドレスユニット１０を含み、その制御出力は制御ユ
ニット８の制御入力に接続される。

メツセージ符号化復号化ユニット３の入出力である制御
ユニット８の入力１１および他の出力は装置インターフ
ェース（第１図に図示されない）のメツセージの送受信
のために用いられるメツセージトランシーバ−２の制御
出力および入力１２にそれぞれ接続される。データバス
１３がメツセージトランシーバ−２の１つの入出力群に
接続され、データフォーマットコンバーター１のデータ
バスに接続され、そのデータバスはデータフォーマット
コンバータ１を装置インターフェースに接続するために
用いられる。メツセージトランシーバ−２の制御人力１
４および出力はそれぞれデータフォーマットコンバータ
１の制御入力および制御出力に接続され、それらはまた
装置インターフェースにも接続される。

情報バス１５はアドレスデコ・−ダ９の入出力群および
トリガリングアドレスアンドアヴエイラビリテイアドレ
ス１０の入出力群に接続され、これらはトリガリングア
ドレスを形成しデータフォーマットコンバーター１に接
続されるすべての実行周辺のアヴエイラビリテイアドレ
スを決定するために要求される実行周辺装置（第１図に
図示しない）の１つのアドレスをデコードするためのも
のである。データバス１５はまた並列−直列−並列変換
ユニット７の入力群および並列−並列−直列変換ユニッ
ト６の出力群に接続され、ユニット７の出力群に接続さ
れるデータバス１６およびユニット７の制御出力および
ユニット６の入力群に接続されるデータバス１８および
ユニット６の制御人力１９はデータフオーマッドコンバ
ーター１の他のデータバスおよび他の制御バスにそれぞ
れ接続される。アドレスデコーダ９およびトリガリング
アドレスアンドアベイラビリティアドレスユニット１０
の制御出力はユニット６および７の制御入力２０　、２
１　、２２　、２３にそれぞれ接続され、局部通信装置
５の制御出力はユニット６および７の制御入力２４　、
２５にそれぞれ接続され、これらユニットの制御出力は
ユニット５の制御入力２６に接続され、ユニット５の他
の出力およびインターフェース機能実行ユニット４の制
御人力２８および制御出力にそれぞれ接続される。制御
ユニット８の制御入力２９　、３０はそれぞれユニット
６の制御出力およびインターフェース実行ユニット４の
他の制御入力に接続され、ユニット４の制御入力３１は
ユニット８のつぎの次の制御出力に接続される。

ユニット４，５，６．７およびユニット８，９゜１０の
その標準状態のセットアツプは従来技術（Ｎ、１．Ｇｏ
ｒｅｌｉｋｏｖ　ｅｔ　ａｌ、”Ｉｎｔｅｒｆｅｉｓ　
ｄｌｙａ　ｐｒｏｇｒａ−ｍｍｉｒｕｅｍｙｋｈ　ｐｒ
ｉｂｏｒｏｖ　ｖ　ｓｉｓｔｅｍａｋｈ　ａｖｔｏｍａ
ｔｉｚａｔｓｉｉｅｋｓｐｅｒｉｍｅｎｔａ”　、１９
８１　、Ｎａｕｋａ、Ｍｏ５ｃｏｕ＋、ｐ、１４）によ
り周知である。

並列−並列−直列変換ユニット６は装置インターフェー
スの要求にしたがって並列コードの実行周辺から受けた
データを多重化するために用いられる。たとえば並列２
０けたコードが装置インターフェースの８ビツトコード
に変換される。並列−直列−並列変換ユニット７は逆変
換を行う。

インターフェース機能実行ユニット４はコンバータ１の
動作をワーキングアルゴリズムにつゾく装置インターフ
ェースと整合するために用いられる。

局部通信ユニット５はコンバータ１の動作を操作アルゴ
リズムにつゾく実行周辺装置と整合するために用いられ
、このユニットはまた実行周辺およびコンバータ１それ
自身の機能条件を特性づける。メツセージ符号化復号化
ユニット３におけるアドレスデコータ９およびトリガリ
ングアドレスアンドアヴエイラビリテイアドレスユニッ
ト１゜は単一コンバータ１の若干の実行周辺装置のコー
ドされたアドレスの集中による単一データフォーマット
コンバータ１に接続される実行周辺装置の数を増加させ
、そしてこれはコンバータ１および試験対象にこの実行
周辺装置が利用可能となったときコンピュタに蓄積され
たプログラムによって予め設定された実行周辺装置を選
択し接続することを可能とする。

装置（チェックさるべき対象物）をチェックし試験する
ための自動システムはコンピュータ３２をそなえ（第２
図）、このコンピュータのデータ群および制御入力およ
び出力はデータバス３３、制御バス３４およびコンピュ
ータインターフェース３５を介して装置制御装置３６の
入出力群に接続される。装置３６はデータフォーマット
コンバータを制御するために用いられる。装置３６の他
の入出力群はデータバス３７、制御バス３８および装置
インターフェース３９を介して刺戟回路のユニット４０
、スイッチングユニット４１および測定ユニット４２に
接続される。ユニット４０　、４１　。

４２はそれぞれ第１図について述べたｍ　＋　＋　７１
１２もしくはＴｒｌ＋データフォーマットコンバータを
含む。

自動システムにおけるコンバータ１の全数は和（自然数
）に等しく　、ｍ　−ｍ　＋　＋　ｍ　２　＋　ｍ　３
である。

ユニット４０のｍ＋　コンバータ１のおのおのはＰｌか
ら選択された１もしくは数実行周辺、たとえばユニット
４０の刺戟装置４３（この場合ρ１〉ＴＴ＋１）に接続
される。ユニット４１の和、コンバータｌ　（このあた
えられた場合はｍｚ＝１＞のおのおのはρ２実行周辺装
置のおのおのの入力、たとえばユニット４２のスイッチ
ング装置（この場合はｐ２＞　Ｔ１１２　＞に接続され
る。ユニット４２のｍ１データフォーマットコンバータ
１はユニット４３のｐ３実行周辺装置から１もしくは数
周辺、たとえば測定装置４５に接続される。この場合ρ
２＞Ｔｌ３ＩＰ＋　十Ｐ２＋Ｐ３　＝Ｐ、こ＼にＰは自
然数てρ〉和である。刺戟装置の機能出力はチェックさ
れる対象４６の入力群に接続される。Ｐ１刺戟回路４３
の１もしくは散出力はチェックされる対象４６の入力群
の１つに直接接続されるかのこりの刺戟回路４３の出力
はスイッチング装置４４を介してチェックされる対象の
他の入力群に接続される。

ρ３測定回路４５の１もしくは複数はチェックされる対
象４６の１つの出力群に直接その機能入力を介して接続
されるがのこりの測定回路４５はスイッチングユニット
４２のスイッチング回路４４を介してチェックされる対
象の他の出力に接続される機能入力を有する。

刺戟装置４３はｄ、ｃ、およびａ、ｃ、基準電圧源、ア
ナログおよび個別信号発生器として形成され、測定装置
４５はマルチメータ、周波数メータ、電圧コンバータの
形で形成される。もしテストさるべき数個の刺戟装置が
システムに接続されるへきときには、種々のスイッチン
グ回路４４たとえばプログラマブルスイッチが用いられ
る。

それぞれが第１図のデータバス１３、ユニット２の制御
人力１４および出力に対応する各データフォーマットコ
ンバーター１の第１のデータバスおよびその制御入出力
は装置インターフェース３９を介して装置３６に接続さ
れる。第１図のデータバス１６および１８に対応するコ
ンバータ１の他のデータバスは上述の実行周辺装置に接
続される、この場谷刺戟装置４３およびスイッチング装
置ｉｔ　４４に接続されたコンバータ１はたｔ５′１つ
のデータバス、たとえばデータバス１６（第１図）を有
する。

データフォーマットコンバータを制御する装置３６（第
３図）は直接アクセスデータユニット４７をそなえ、そ
のユニット４７はデータバス３３、制御バス３４および
コンピュータインターフェース３５（第２図）を介して
コンピュータ３２に接続される入力および出力を有する
。

データバス４８（第３図）はユニット４７の出力群に接
続されまた直接アクセスプログラム記憶装置４９のデー
タ入力群に接続され、データバス５０はユニット４７の
入出力群に接続されまた直接アクセスデータ記憶装置５
１の１つの、入出力群に接続される。データバス５２は
直接アクセス記憶装置５７の入出力群およびマイクロプ
ロセッサ５３の第１の入出力群に接続される。

マイクロプロセッサ５３の制御人力５４は直接アクセス
プログラム記憶装置４９の制御出力に接続され、データ
バス５５はデータフォーマットコンバータと通信するた
めに用いられるユニット５６の入出力群に接続されまた
マイクロプロセッサ５３の他の入出力群に接続される。

マイクロプロセッサ５３の制御出力はユニット５６の制
御入力に接続され、ユニット５６の他の入出力群はデー
タフォーマットコンバータを制御するユニット３６のデ
ータバス３７に接続され、ユニット５６の制御入出力は
装置インターフェース３９　（第２図）に接続するユニ
ット５６の制御バス３８に接続される。

装置をチェックおよび試験する自動システムおよびこの
システムに用いられるデーターフォーマットコンバータ
１はつぎのごとく動作する。

コンピュータ３２（第２図）のメモリに記憶されたプロ
グラムに従って、コードされた系列の形の試験データは
コンピュータインターフェース３５、装置３６、装置イ
ンターフェース３９およびデータフォアマットコンバー
タ１を介して刺戟回路４３に送られ、こ＼において試験
信号（刺戟動作）が形成されついでスイッチングユニッ
ト４４におくられる。テスト信号は対象物４６に送られ
直接もしくはスイッチング装置４４によってチェックさ
れる。テスト信号をチェックすべき対象物４６の応答は
１もしくは数測定装置４５によって直接またはスイッチ
ング装置４４を介して測定される。

測定装置４５およびスイッチング装置４４の動作はコン
ピュータ３２のメモリに記憶されたプログラムによって
制御される。制御信号は装置４５　、４４によって、コ
ンピュータインターフェース３５、装置３６、装置イン
ターフェースおよびユニット４２　、４１に対応するデ
ーターフォーマットコンバータ１を介して伝送されたコ
ートされたシーケンスの形で受けとられる。コードされ
たデーターシーケンスの形である測定結果はユニット４
２のデータフォーマツ１〜コンバータ１、装置インター
フェース３つ、装置３６およびコンピュータインターフ
ェース３５を介してきまったタイプおよび゛フォーマッ
トをもったデータの形でコンピュータ３２に供給される
。データは監視プログラムのインストラフ、ジョンによ
って解析および比較され試験対象物が仕様にあっている
がどうかの決定がなされる。

プログラムもしくはオペレータのインストラクションに
したがって、試験結果はコンピュータ３２のシステムに
内蔵された記録装置（第２図に図示しない）におくられ
る。

装置およびモジュールの範囲を検討することによって、
各特定の実行周辺装置に接続されるデータおよび制御チ
ャンネルの最大値ＩＩ　Ｋ　Ｉ＋をきめることができる
。解析はかする“′に′は６４を超えないことを示して
いる。かくしてユニット６および７（第１図）に“Ｋ′
以上の値のトランシーバ−およびメモリ素子を準備する
ことによって、任意の実行く２５） 周辺装置もしくはことなるタイプのか）る数個の周辺装
置を自動テストシステムに接続することができる。

この場合、データーフォーマットコンバータ１に接続さ
れる特定の実行周辺装置（測定４５、刺戟４３、スイッ
チング４４）の確認は局部通信装置５を介して制御され
制御ユニット６．７を介して実行周辺装置に接続される
アドレスデコータ゛９およびスタートアドレスアンドア
ヴエイラビリテイアドレスユニツ１〜１０によってメツ
セージ符号化復号化ユニット３によって行なわれる。

操作に先立って、あるいは操作過程において必要ならば
、ソフトウェアがコンピュータ３２　（第３図）がら直
接アクセスユニット４７を介してプログラムランダムア
クセス装置４９に書込まれる。

これによってあたえられた瞬間にチェックすべき対象物
４６のタイプによって操作的にチェックプログラムをか
えることもできれば実行周辺装置の要求セットに対して
ソフトウェアを調整することもできる。必要ならば、初
値データをランタムアクセス記憶装置４９に記録される
。

フォーマットコンバータを制御するユニット３６の操作
、たとえば制御ユニット３６を介して実行周辺装置とコ
ンピュータ３２（第２図）との間のデータ交換はつぎの
ようにして行なわれる。

１、データは直接アクセスユニット４７　（第３図）お
よび直接アクセスデータ記憶装置５１によってコンピュ
ータ３２から実行周辺装置に伝送され、装置５１からデ
ータはマイクロプロセッサ５３に伝送され、そして通信
装置５６およびデータフォーマットコンバーター１（第
１図）を介して、実行周辺装置と通信のアルゴリズムと
制御アルゴリズムにしたかパって実行周辺装置に伝送さ
れる。

データフォーマットコンバータ１は装置インターフェー
ス３９の要求に合致するデータを特定の実行周辺装置例
えば刺戟装置４３、スイッチング装置４４および測定装
置４５によってきめられるフォーマットに変換するなめ
に用いられる。この場合あたえられたデータフォーマッ
トコンバータ１に接続されるフォーマットからの要求さ
れる実行周辺装置のアドレスはユニット９（第１図）に
おいて決定される。このコードされたアドレスは装置３
６（第２図）がらデータバス１３、メツセージトランシ
ーバ−２およびデータバス１５を介してユニット９．１
０（第１図）に供給される。ユニット９において発生す
るのはユニット７の制御人力２１に印加され要求された
実行周辺装置にないしてデータ１６の変換されたデータ
を整形するための制御信号である。

特定の実行周辺装置をトリ力するための制御信号はトリ
ガリングアドレスアンドアヴエイラビリテイアドレスユ
ニッＩ〜１０において発生してユニット７の制御入力２
３に印加される。信号がユニット７の制御入力に印加さ
れた後、この出力１７において要求される特定の周辺装
置をトリガするための信号が発生される。データはバッ
チくブロック）によって伝送され、これはコンピュータ
３２（第２図）、およびデータ変換サイクル間のインタ
ーバルにおいて他の問題を解くその直接アクセスメモリ
をイネーブルする。

データ受信后フォーマットコンバータを制御するための
装置３６はデータ変換のつぎのサイクルにいたる監視プ
ログラムを実行する。

２、実行周辺装置がアヴエイラブルのときは適切なプロ
グラムにしたか゛って通信装置５６を介して要求された
データフォーマットコンバータ１を１へリガするに用い
ることができ、実行周辺装置がらのデータはコンバータ
１、およびマイクロプロセッサ５３から送られた指令お
よび直接アクセス記憶装置４９からのプログラムにした
がう通信ユニット５６を介してランダムアクセス記憶装
置５１に送られる。この場合データフォーマットコンバ
ータ１は特定の実行周辺装置のフォーマットからのデー
タをインターフェース３９に必要なフォーマットに変換
し、具体的な実行周辺装置のアドレスがアドレスデコー
ダ９（第１図）に確立され、この周辺装置からのデータ
はデータバス１８、ユニット６およびユニット２を介し
てデータバス１３に伝送され、かくしてデータは装置イ
ンターフェース３つを介して装置３６（第２図）に送ら
れる。

ユニット９はまた制御信号を発生し、これはユニット６
の制御入力２２におくられ前記の操作の実行を可能とす
る。

あたえられたデータフォーマットコンバータ１に接続さ
れる実行周辺装置からの信号はコンバータのユニット６
から制御人力１９を介してユニット５に送られる。

これらの信号およびユニット２（第１図）およびデータ
バス１５を介して装置３６（第２図）がら受けとられた
実行周辺装置アドレスをもとにして、トリガリングアド
レスアンドアヴエイラビリテイアドレスユニット１０は
必要な実行周辺装置の状態を特定するパバイト−ステー
ト”　（ｂｙｔｅ−ｓｔａｔｅ）信号を発生し、この信
号はデータバス１５、メツセージトランシーバ−および
データバス１３を介して装置インターフェース３９（第
２図）に送られる。

データブロックが監視プログラムによって特定化された
長さに達するや否や、このブロックは装置３６の直接ア
クセス装置（第３図）を介してコンピュータ３２に送ら
れる。データフォーマットコンバータ］を制御する装置
３６の構成および機能のか＼る組織はコンピュータを周
辺制御装置の制御に結合しない計算から解放せしめ、し
たがってプログラムを実行する速度を増加し、高速のプ
ロセスを監視し、マイクロプログラムデユーティを組織
し、コンピュータ３２の直接アクセス記憶装置を解放す
ることができる。

〔発明の効果〕

かくして本発明は本発明にか＼るデータフォーマットコ
ンバータｌを用いることによる実行周辺装置の範囲を拡
大することにより装置をチェックしテストする自動シス
テムの機能能力を拡大することか可能である。さらに本
発明にか＼る自動システムにおいては、実行周辺装置の
数か増加でき、その接続を標準化することができ、さら
にデータフォーマットコンバータ１のユニット６および
７のデータおよび制御ヂャンネルの量を最適に選択する
ことにより、またデータフォーマットコンバータ１のア
ドレスデコーダ９およびトリガリングアドレスアンドア
ヴエイラビリテイアドレスユニット１０の使用によって
必要な装置の範囲を減少することができる。

本発明はデータフォーマットコンバータ１の使用によっ
て装置をチェックし試験する自動システムを柔軟に再調
整することができ、装置をチェックし試験する自動シス
テムを提案通りセットアツプすることによって実行周辺
装置の動作を制御するプログラムの開発を標準化できる
。さらに本発明はコンピュータ３２の直接アクセス記憶
装置の容量および効率に対する要求を減少でき、また装
置をチェックし試験する装置の自動システムの提案され
るセットアツプおよびフォーマットコンバータを制御す
る装置３６の使用によって実行周辺装置の動作に関連す
る計算を解放することができる。

【図面の簡単な説明】

第１図は本発明にか−るデータフォーマツトコンバータ
のブロック図を示し、 第２図は本発明にか＼るデータフォーマットコンバータ
群を用いた装置をチェックし且つ試験する自動システム
のブロック図を示し、 第３図は本発明にか＼るデータフォーマットコンバータ
に対する制御ユニットのブロック図を示す。 １・・・データフォーマットコンバータ２・・メッセー
ジトランシーバ− ３・・メッセージ符号化復号化ユニット４・・・インタ
ーフェース機能実行ユニット５・・・局部通信装置 ６・・・並列−並列−直列変換ユニット７・・並列−直
列−並列変換ユニット ８・・・制御ユニット ９・・・アドレスデコーダー １０・・トリガリングアンドアヴイラビリテイアドレス
ユニット １１・・・制御ユニット８の入力 １２・・・ユニット２の入力 １３・・・データバス １４・・・ユニット２の制御入力 １５・・・データバス １６・・・データバス １７・・・ユニット７の制御出力 １８・・・データバス １９　、２０　、２１・・・ユニット６の制御入力２２
　、２３・・・ユニット７の制御入力２４・・・ユニッ
ト６の入力 ２５・・・ユニット７の入力 ２６・・・ユニット５の入力 ２７・・・ユニット５の制御入力 ２８・・・ユニット４の制御入力 ２９　、３０・・・ユニット８の制御入力３１・・・ユ
ニット４の制御入力 ３２・・・コンピュータ ３３・・・データバス ３４・・・制御バス ３５・・・コンピュータインターフェース３６・・・制
御装置 ３７・・・データバス ３８・・・制御バス ３つ・・・装置インターフェース ４０・・・刺戟回路ユニット ４１・・・スイッチングユニット ４２・・・測定ユニット ４３・・・刺戟回路 ４４・・・スイッチング装置 ４５・・・測定装置 ４６・・・テスト対象装置 ４７・・・直接アクセスデータユニット４８・・・デー
タバス ４つ・・・直接アクセスプログラム記憶装置５０・・・
データバス ５１・・・直接アクセスデータ記憶装置５２・・・デー
タバス ５３・・・マイクロプロセッサ ５４−・マイクロプロセッサ５３の制御人力５５・・・
データバス ５６・・・データフォーマットコンバータに対する通信
ユニット ５７・・・ユニット５６の制御入力

Claims (1)

1. 【特許請求の範囲】 １、つぎの直列素子：メッセージトランシーバ（２）、
   制御ユニット（８）を主とするメッセージ符号化復号化
   ユニット（３）、インターフェース機能を満たすユニッ
   ト（４）、局部通信ユニット（５）、並列−並列−直列
   変換素子（６）、並列−直列−並列変換素子（７）を有
   し、前記メッセージトランシーバ（２）の入出力の１群
   がデータフォーマットコンバータ（１）の入出力群であ
   り、装置インターフェースに接続され、並列−並列−直
   列変換素子（６）および並列−直列−並列変換素子（７
   ）の入出力群が前記データフォーマットコンバータ（１
   ）の他の入出力群であって外部動作装置に接続されるデ
   ータフォーマットコンバータにおいて、前記符号化復号
   化ユニットは制御入力が制御ユニット（８）の出力に接
   続されるアドレスデコーダ（９）およびトリガリングア
   ンドアヴエイラビリテイアドレスユニット（１０）を含
   み、前記メッセージトランシーバ（２）の入出力の他の
   群がデータバス（１５）によって前記並列−直列−並列
   変換素子（７）、並列−並列−直列変換素子（６）、ア
   ドレスデコーダ（９）、およびトリガリングアンドアヴ
   エイラビリテイアドレスユニット（１０）の入出力群に
   接続され、アドレスデコーダ（９）および前記トリガリ
   ングアンドアヴエイラビリテイアドレスユニット（１０
   ）の制御出力がそれぞれ並列−直列−並列変換素子（７
   ）および並列−並列−直列変換素子（６）の制御入力（
   ２０、２２、２１、２３）に接続され、前記素子（７）
   および（６）の出力がメッセージ符号化復号化ユニット
   （３）の制御ユニット（８）の入力（２９）に接続され
   ることを特徴とするデータフォーマットコンバータ ２、データと制御入力を有し、その出力がコンピュータ
   インターフェース（３５）を介してデータフォーマット
   コンバータの制御装置（３６）に接続されるコンピュー
   タ（３２）を有し、前記制御装置はデータと装置インタ
   ーフェース（３９）を介して刺戟回路ユニット（４０）
   、スイッチングユニット（４１）および測定ユニット（
   ４２）にそれぞれ接続される制御入出力を有し、前記ユ
   ニット（４０）、（４１）、（４２）は刺戟装置、スイ
   ッチングおよび測定装置のユニット（４０）、（４１）
   、（４２）の刺戟回路（４３）、スイッチング装置（４
   ４）、および測定装置（４５）に接続されるデータフォ
   ーマットコンバータ群（１）を有し、装置をチェックお
   よび試験する自動システムにおいて、ｍ＿１、ｍ＿２お
   よびｍ＿３データフォーマットコンバータ（１）からの
   各コンバータは つぎの直列素子：メッセージトランシーバ（２）、制御
   ユニット（８）を主とするメッセージ符号化復号化ユニ
   ット（３）、インターフェース機能を満たすユニット（
   ４）、局部通信ユニット（５）、並列−並列−直列変換
   素子（６）、並列−直列−並列変換素子（７）を有し、
   前記メッセージトランシーバ（２）の入出力の１群がデ
   ータフォーマットコンバータ（１）の入出力群であり、
   装置インターフェースに接続され、並列−並列−直列変
   換素子（６）および並列−直列−並列変換素子（７）の
   入出力群が前記データフォーマットコンバータ（１）の
   他の入出力群であって外部動作装置に接続されるデータ
   フォーマットコンバータにおいて、前記符号化復号化ユ
   ニットは制御入力が制御ユニット（８）の出力に接続さ
   れるアドレスデコーダ（９）およびトリガリングアンド
   アヴエイラビリテイアドレスユニット（１０）を含み、
   前記メッセージトランシーバ（２）の入出力の他の群が
   データバス（１５）によって前記並列−直列−並列変換
   素子（７）、並列−並列−直列変換素子（６）、アドレ
   スデコーダ（９）、およびトリガリングアンドアヴエイ
   ラビリテイアドレスユニット（１０）の入出力群に接続
   され、アドレスデコーダ（９）および前記トリガリング
   アンドアヴエイラビリテイアドレスユニット（１０）の
   制御出力がそれぞれ並列−直列−並列変換素子（７）お
   よび並列−並列−直列変換素子（６）の制御入力（２０
   、２２、２１、２３）に接続され、前記素子（７）およ
   び（６）の出力がメッセージ符号化復号化ユニット（３
   ）の制御ユニット（８）の入力（２９）に接続されるよ
   うに構成され、 各データフォーマットコンバータ（１）の１つの群が、
   装置インターフェース（３９）を介してデータフォーマ
   ットコンバータ（１）の制御装置（３６）に接続され、
   刺戟装置ユニット（４０）の各ｍ＿１データフォーマッ
   トコンバータ（１）のデータ出力群はそれぞれ１もしく
   は数刺戟装置（４３）の入力に接続され、スイッチング
   ユニット（４１）の各ｍ＿２データフォーマットコンバ
   ータ（１）のデータ出力群は１もしくは数スイッチング
   装置の入力に接続され、測定ユニット（４２）の各ｍ＿
   ３データフォーマットコンバータ（１）のデータ入出力
   群は１もしくは数測定装置（４５）の入出力に接続され
   た ことを特徴とする装置をチェックおよび試験する自動シ
   ステム ３、データフォーマットコンバータ（１）の制御装置（
   ３６）がマイクロプロセッサ（５３）、直接アクセスプ
   ログラム記憶装置（４９）、直接アクセスデータ蓄積装
   置（５１）、直接アクセスユニット（４７）およびデー
   タフォーマットコンバータに対する通信ユニット（５６
   ）を有し、直接アクセスユニット（４７）および通信ユ
   ニット（５６）はコンピュータインターフェース（３５
   ）および装置インターフェース（３９）にそれぞれ接続
   される１群の入出力を有し、直接アクセスユニット（４
   ７）の入力群および他の入出力群はそれぞれ直接アクセ
   スプログラム記憶装置（４９）の入力群および直接アク
   セスデータ記憶装置（５１）の入出力群に接続され、直
   接アクセスプログラム記憶装置（４９）の制御出力はそ
   の制御出力が通信装置（５６）の制御入力（５７）に接
   続されるマイクロプロセッサ（５３）の制御入力（５４
   ）に接続され、マイクロプロセッサ（５３）の１つの入
   出力群が直接アクセスデータ記憶装置（５１）の入出力
   群に接続され、他の入出力群が通信装置（５６）の入出
   力群に接続されることを特徴とする特許請求の範囲第２
   項記載の自動システム