JPH01160049A

JPH01160049A - イメージセンサ

Info

Publication number: JPH01160049A
Application number: JP62319366A
Authority: JP
Inventors: Kohei Suzuki; 公平鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-12-17
Filing date: 1987-12-17
Publication date: 1989-06-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は光学像を電気信号に変換するイメージセンサ
に係り、特に信号処理部に半導体集積回路を用いたイメ
ージセンサに関する。

（従来の技術）ファクシミリや電子複写機等における画像読取り手段と
して、密着型イメージセンサが注目されている。このイ
メージセンサは読取るべき原稿幅と同等の読取り長さ（
アレイ長）を持ち、原稿面に密着するように設けられる
ため、機器を小型化できるという特長がある。

密着型イメージセンサは、一般的に第２図に示すように
、絶縁性基板１上に原稿面上の光学像に対応した電気信
号を発生するアモルファスシリコン等の薄膜半導体によ
る光電変換素子アレイ２と、光電変換素子アレイからの
信号を処理する半導体集積回路３を設けて構成され、両
者はワイヤボンディングにより電気的に接続される。こ
の場合、光電変換素子アレイ２からの信号電流は数ｎＡ
以下、信号電荷量は数ｐＣ以下と極めて微弱であり、半
導体集積回路３で発生する電位変動によりＳ／Ｎか低下
するという問題かある。

第３図はこの種の密着型イメージセンサの等価回路図で
あり、第４図は従来の密着型イメージセンサの主要部の
断面図である。光電変換素子アレイ２の一端はバイアス
電源８に接続され、他端はボンディングワイヤ１０を介
して半導体集積回路３における半導体基板］１上に設け
られたボンディングパッド］３に接続され、さらにボン
ディングパッド］３は拡散抵抗配線１５を介してスイッ
チングトランジスタ（ＭＯＳＦＥＴ）　１６の一端に接
続されている。スイッチングトランジスタ１６の制御端
子（ゲート）はシフトレジスタを用いて構成された走査
回路部２１に接続され、スイッチングトランジスタ１６
の他端は共通接続配線２ｏを介して信号出力端子に接続
されている。拡散抵抗配線１５は半導体集積回路３中の
素子を静電破壊から守るための保護抵抗および保護ダイ
オードの役割を演するもので、このようなＭＯＳ　ＩＣ
の場合不可欠のものである。

このような構成では、半導体基板］１」二の光電変換素
子アレイ２からの信号伝達部のうち、ボンディングパッ
ド１３は絶縁層１２を介して半導体基板］１と容量結合
し、同様に拡散抵抗配線］５は空乏層を介して、またス
イッチングトランジスタ１６は空乏層およびゲート絶縁
膜を介してそれぞれ半導体基板１１と容量結合する。従
って、半導体基板１１の電位変動があると、その電位変
化が信号伝達部と基板１］との結合容量（クロスト−ク
容量）を通じて、クロスト−クノイズとして光電変換素
子アレイ２からの信号中に混入することによりＳ／Ｎを
劣化させることになる。

半導体基板］］は集積回路Ｂ中の素子を分離するために
、すなわちＰＮ接合を逆バイアスとするために、通常は
第４図の例のようなＮ型基板の場合、集積回路３中で最
も高電位の電源１４に接続される。この電源１４は集積
回路３中の他の素子、例えば論理回路を用いて構成され
る走査回路部２１にも共通に接続されている。従って、
走査回路部２］の論理動作（オン・オフ動作）に伴い発
生するスパイクノイズの影響で電源１４の電圧変動が生
じると、半導体基板１１内の電位も変動する。

これを防止するためには電源１４の電圧を十分に安定化
させればよい。しかし、半導体基板１１の導電性は一般
に低いため、仮に電源１４の電圧変動を極小にしたとし
ても、走査回路部２１等のオン・オフ動作により半導体
基板１１に流れ込む電流によって基板１１内、特に電源
１４に接続されている基板１１の裏面および表面の周囲
以外の領域（スイッチングトランジスタ１６等の素子や
配線１５等か形成されている表面付近）では電位変動が
生じる。このような電位変動かあると、これが前記のク
ロストーク容量を通して光電変換素子２からの信号中に
混入し、信号出力のＳ／Ｎを劣化させることになる。

（発明か解決しようとする問題点）このように従来のイメージセンサては、半導体基板内の
電位変動が光電変換素子からの信号伝達部と半導体基板
間の結合容量を通して信号伝達部に混入し、信号出力の
Ｓ／Ｎが低下するという問題かあった。

本発明はこのような問題点を解決し、半導体基板内の電
位変動による信号出力のＳ／Ｎ劣化を少なくできるイメ
ージセンサを提供することを目的とする。

［発明の構成］（問題点を解決するだめの手段）本発明は半導体集積回路における光電変換部からの信号
伝達部の下側に、半導体基板より導電率が高く、且つ一
定電位に保持された低抵抗層を設け、この低抵抗層によ
って信号伝達部と半導体基板内とのクロストークを防止
するようにしたものである。

（作　用）信号伝達部の下側に低抵抗層を設けると、信号伝達部は
半導体基板との間でなく、低抵抗層との間に結合容量を
持つ。従って、この低抵抗層を一定電位に保持しておけ
ば、半導体基板内で生じる電位変動は低抵抗層で阻止さ
れ、信号伝達部にクロストークノイズとして混入するこ
とはない。

これにより信号出力のＳ／Ｎは格段に向上する。

（実施例）本発明の一実施例に係るイメージセンサの要部の断面図
を第１図に示す。また、このイメージセンサの外観図は
第２図に、等価回路図は第３図にそれぞれ示される。

第１図において、絶縁性基板１は例えばセラミック基板
またはガラス基板であり、この基板１上に光電変換素子
アレイ２および半導体集積回路３が設けられている。

光電変換アレイ２は複数の光電変換素子を一列に配列し
たもので、絶縁性基板１上に形成されたＣｒ薄膜等によ
る個別電極４と、この個別電極４上に形成されたアモル
ファスシリコン等の半導体薄膜５と、この半導体薄膜５
上に形成されたＩＴＯ等の共通透明電極６により構成さ
れている。

共通透明電極６は接続端子７を介して負のバイアス電源
８に接続されている。

個別電極４の端部に設けられたワイヤボンディングパッ
ド９にボンディングワイヤ１０の一端が接続され、ボン
ディングワイヤ１０の他端は半導体基板１１上に絶縁層
１２を介して設けられたワイヤボンディングパッド１３
に接続されている。

半導体基板１１はこの例ではＮ型基板であり、正の電源
１４に接続されている。また、半導体基板１１は絶縁性
基板１上に形成されたダイパッド３１上に、導電性接着
剤３２により接着固定されている。

ボンディングパッド１３は拡散抵抗配線１５を介してス
イッチングトランジスタ（この場合、ＮチャネルＭＯ８
ＰＥＴ）　１６のソース１７に接続され、スイッチング
トランジスタ１６のドレイン１つは共通接続配線２０に
接続されている。

走査回路部２１はこの例では０ＭＯ８ＦＥＴにより構成
され、その出力端２２はスイッチングトランジスタ１６
のゲート１８に接続され、ゲート２３゜２４は論理信号
入力端子２５に接続され、電源端２６は負の電源２７に
接続されている。

そして、半導体基板１１上の光電変換素子アレイ２から
の信号伝達部２８の下側、すなわちボンディングパッド
１３の下の絶縁層１４と、拡散抵抗配線１５およびスイ
ッチングトランジスタ１６の下側の半導体基板１１中に
、基板１１より導電率の高い低抵抗層として、半導体基
板１１と逆導電型であるＰ型拡散層２９が設けられてい
る。このＰ型拡散層２９は半導体基板１１より負の電源
３０に接続され、正の電源１４に接続された基板１１よ
り負の電位に保たれている。従って、Ｐ型拡散層２８と
半導体基板１１との間のＰＮ接合は逆バイアスに保たれ
、またＮ型である拡散抵抗層１５も逆バイアスに保たれ
る。

このよ、うに構成されたイメージセンサにおいて、半導
体基板１１上では信号伝達部２８を光電変換素子アレイ
２からの微弱な信号が通過する。不発明ではこの信号伝
達部２８の下側の半導体基板１１表面に低抵抗層である
Ｐ型拡散層２９が設けられ、しかもこのＰ型拡散層２９
は電源３０により与えられる一定電位に保たれている。

このため、走査回路部２１の論理動作等によって半導体
基板１１中で電位変動が生じても、その電位変動は信号
伝達部２８に伝わることはない。

すなわち、従来の構造では信号伝達部と半導体基板との
間に結合容量が生じ、その結合容量を介して半導体基板
内の電位変動が信号伝達部にクロストークノイズとして
混入したが、本発明では信号伝達部２８と一定電位であ
るＰ型拡散層２９との間に結合容量が生じるため、半導
体基板１１内の電位変動は信号伝達部２８に及ぶことは
なく、この電位変動による信号出力のＳ／Ｎ劣化が防止
される。

Ｐ型拡散層２８の導電率は設計上、半導体基板１１の導
電率より十分に高く　（数桁以上）することか可能であ
るため、半導体基板１１内の電位変動よりＰ型拡散層２
８内の電位変動を無視できる程度まで小さくすることは
容易である。

また、上記実施例においてＰ型拡散層２８の電位をボン
ディングパッド１３の電位とほぼ等しくすれば、リーク
電流が小さくなるので、ボンディング時のダメージによ
るリーク電流の増大を抑えることができ、実装歩留りが
向上する。

本発明は上記実施例に限定されるものではなく、その要
旨を逸脱しない範囲で種々変形して実施することができ
る。例えば上記実施例では低抵抗層として半導体基板と
逆導電型であるＰ型拡散層を用いたが、金属膜を用いて
もよい。

また、信号伝達部の構成によっては信号伝達部の全ての
ＭＯＳＦＥＴの下に低抵抗層を設けられない場合も考え
られるが、そのような場合、信号伝達部内の他の可能な
部分の下側に低抵抗層を設けるだけでも相応の効果を」
二げることかでき、従来よりはＳ／Ｎの改善を図ること
ができる。特に、ボンディングパッドは実装上の制約か
らパッド面積を小さくするのに限界があることから、半
導体基板との結合容量が大きくなるので、ボンディング
時ラドの下に低抵抗層を設けるのみても、Ｓ／Ｎ向」二
の効果は大きい。

さらに、本発明は第３図の等価回路で表わされるような
イメージセンサのみてなく、マトリクス駆動型密着型イ
メージセンサ、２次元イメージセンサ、ＩＣセンサ等に
も適用することが可能である。

［発明の効果］本発明によれば、半導体集積回路における光電変換部か
らの信号伝達部の下側に、半導体基板より導電率が高く
、且つ一定電位に保持された低抵抗層を設けることによ
って、半導体基板内で生じる電位変動が信号伝達部にク
ロストークノイズとして混入するのを防止して、信号出
力のＳ／Ｎ向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るイメージセンサの要部
の断面図、第２図はその外観図、第３図は同実施例のイ
メージセンサの等価回路図、第４図は従来のイメージセ
ンサの要部の断面図である。１・・・絶縁性基板、２・・・光電変換索子アレイ、３
・・・半導体集積回路、１１・・・半導体基板、１３・
・・ボンディングパッド、１５・・・拡散抵抗配線、１
６・・・スイッチングトランジスタ、２０・・・共通接
続配線、２１・・・走査回路部、２５・・・論理信号入
力端子、２８・・・信号伝達部、２９・・・Ｐ型拡散層
（低抵抗層）。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】

（１）入射光量に対応した電気信号を発生する光電変換
部と、この光電変換部からの電気信号を処理する半導体
集積回路とを有するイメージセンサにおいて、前記集積回路における前記光電変換部からの信号伝達部
の下側に、該集積回路の半導体基板より導電率が高く、
且つ一定電位に保持された低抵抗層を設けたことを特徴
とするイメージセンサ。
（２）半導体集積回路上の信号伝達部は、光電変換部と
半導体集積回路とを接続するワイヤが接続されるボンデ
ィングパッドを含み、少なくとも該ボンディングパッド
の下側に前記低抵抗層を有することを特徴とする特許請
求の範囲第１項記載のイメージセンサ。
（３）低抵抗層は、ボンディングパッドの近傍電位に保
持されていることを特徴とする特許請求の範囲第２項記
載のイメージセンサ。
（４）低抵抗防止層は、半導体基板と逆導電型の拡散層
であることを特徴とする特許請求の範囲第１項、第２項
または第３項記載のイメージセンサ。