[go: up one dir, main page]

JPH01128568A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01128568A
JPH01128568A JP62287901A JP28790187A JPH01128568A JP H01128568 A JPH01128568 A JP H01128568A JP 62287901 A JP62287901 A JP 62287901A JP 28790187 A JP28790187 A JP 28790187A JP H01128568 A JPH01128568 A JP H01128568A
Authority
JP
Japan
Prior art keywords
region
conductive film
semiconductor device
diffusion layer
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62287901A
Other languages
English (en)
Inventor
Koji Furuta
古田　孝司
Soichi Nishida
西田　宗一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP62287901A priority Critical patent/JPH01128568A/ja
Priority to DE3888457T priority patent/DE3888457T2/de
Priority to EP88310363A priority patent/EP0317132B1/en
Priority to KR1019880014762A priority patent/KR920007448B1/ko
Publication of JPH01128568A publication Critical patent/JPH01128568A/ja
Priority to US07/653,158 priority patent/US5113234A/en
Priority to US07/822,460 priority patent/US5236867A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、金属配線と拡散層との間に安定な接続状態を
成立させることができる構造を備えた半導体装置に関す
るものである。
従来の技術 半導体集積回路装置において、金属配線と拡散層との接
続領域を画定するコンタクトホールの大きさは、素子分
離領域とのリークを避けるため、拡散層の面積よりも小
さく選定され、また、コンタクトホールの形成位置が、
周囲のあらゆる方向の素子分離領域からも、離れた配置
になっていた。
発明が解決しようとする問題点 ところで、半導体集積回路の高集積化に伴う微細化の進
行につれ、コンタクトホールの大きさ、すなわち、金属
配線と拡散層とが接続する領域の面積が小さくなりつつ
ある。このことによって、コンタクトホールを通して接
続する金属配線と拡散層との間の接触抵抗が増大するこ
と、さらに、拡散層とコンタクトホールとのパターニン
グの合せ余裕が減少すること゛などの問題が発生してい
た。
問題点を解決するための手段 本発明は、上記の問題点の排除を意図してなされたもの
で、本発明の半導体装置では、金属配線と、これが接続
される第１の拡散層との間に導電性膜が形成され、さら
に、この導電性膜の下部に前記第１の拡散層と同一導電
型の第２の拡散層が形成され、金属配線と拡散層との接
続が前記導電性膜を介してなされた構造となっている。
作用 この構造によれば、コンタクトホールの面積が、導電性
膜を形成せずに金属配線と拡散層を接続する場合のコン
タクトホールの面積よりも広くなる。
したがって、金属配線と拡散層との間の接続面積が広く
なシ、さらに、コンタクトホールと拡散層のパターニン
グの合せ余裕が増大する。
実施例 以下に本発明の一実施例についてＭＯ５型集積回路のト
ランジスタ部を示す図面を参照して説明する。先ず、第
１図で示すように、ｐ型シリコン基板１の表面部の所定
域を選択酸化して素子分離用酸化膜２を形成したのち、
ＭＯＳ　）ランジスタの形成領域にゲート酸化膜３．ゲ
ート電極４を形成し、このゲート電極をマスクとして、
自己整合拡散処理を施すことによってドレインおよびン
ース領域となるｎ　型拡散層５を形成し、さらに層間絶
縁膜６を形成してｎチャネルＭＯ５）ランジスタ構造を
完成させる。
次に、第２図で示すように、眉間絶縁膜６にコンタクト
ホールを形成したのち導電性膜、例えば、ポリシリコン
膜７を形成する。ところで、コンタクトホールの形成に
際しては、その大きさを一部が素子分離用酸化膜２に及
ぶ大きさに定め、コンタクトホールの形成時に素子分離
用絶縁膜２の一部も取り除く。こののち、ポリシリコン
膜７を通して、加速電圧１００に６Ｖ、ドーズ量１×１
０１５１　の条件でリンイオン（ｐ　）を注入し、さら
に活性化のための熱処理を施すことによってｎ＋型型数
散層８形成される。すなわち、図示するａ部分のｐ型シ
リコン基板部分にまでｎ　型拡散領域が形成されるとこ
ろとなり、ポリシリコン膜７は、ｎ　型拡散層６および
８の双方とオーミック接触する。なお、ｎ　型拡散層６
と８は部分的に重り合って単＝のｎ＋型型数散層形成し
、その実質的な面積はｎ　型拡散２の面積よりも広くな
っており、オーミック接触部はこのれ　型拡散層のほぼ
全域に及んでいる。この後、眉間絶縁膜９を形成し、さ
らに、この眉間絶縁膜にポリシリコン膜８と金属配線と
を接続するためのコンタクトホールを形成し、最後に金
属配線、例えばアルミニウム配線１９を形成することに
より、本発明の半導体装置の構造が得られる。
上記の構造を有する半導体装置では、拡散領域に直接金
属配線を接続する従来の半導体装置よりも大きな、コン
タクトホールが形成されている。
したがって、金属配線とｎ　型拡散層との間の接触抵抗
は十分に小さい値となっている。加えて、導電性膜を介
してｎ　型拡散層８が作り込まれているため、従来の構
造における拡散層とコンタクトホールのマスク合せ余裕
よりも、大きなマスク合せ余裕が確保される。
以上、本発明を自己整合型ＭＯ５）ランジスタを例示し
て説明したが、本発明は、コンタクトホールが微小とな
る傾向にある半導体装置に広く適用可能である。
発明の効果 以上のように、本発明は、コンタクトホールが微小化す
る傾向にある半導体装置、特に半導体集積回路を本発明
の構造とするならば、金属配線と拡散層との間の接触抵
抗の低減に大きな効果が奏される。また、パターニング
のマスク合せ余裕が増大するため、半導体装置の生産性
を高める面でも非常に大きな効果が奏される。
【図面の簡単な説明】
第１図および第２図は本発明の半導体装置の一実施例を
示す断面図である。 １・・・・・・ｐ型シリコン基板、２・・・・・素子分
離用酸化膜、３・・・・・・ゲート酸化膜、４・・・・
・・ゲート電極、６．８・・・・・・ｎ＋型型数散層６
，９・・・・・・層間絶縁膜、７・・・・・・ポリシリ
コン膜（導電性膜）、１０・・・・・・アルミニウム配
線。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１−
Ｐｉす°ノコ：４ｖＬ

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板内に選択的に作り込まれた一導電型の
    第１の領域、同第１の領域と一部が重なり合う一導電型
    の第２の領域、同第２の領域のほぼ全域にオーミック接
    触する導電性膜および同導電性膜に電気的に接続する金
    属配線を備えたことを特徴とする半導体装置。
  2. （２）第１の領域が自己整合拡散領域であることを特徴
    とする特許請求の範囲第１項に記載の半導体装置。
  3. （３）第２の領域が導電性膜を通しての不純物導入領域
    であることを特徴とする特許請求の範囲第１項に記載の
    半導体装置。
  4. （４）第１の領域が絶縁ゲート電界効果トランジスタの
    ドレインおよびソース領域であり、第２の領域の残部が
    素子分離絶縁膜の一部を除いて露出させた半導体基板部
    分に位置していることを特徴とする特許請求の範囲第１
    項に記載の半導体装置。
JP62287901A 1987-11-13 1987-11-13 半導体装置 Pending JPH01128568A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP62287901A JPH01128568A (ja) 1987-11-13 1987-11-13 半導体装置
DE3888457T DE3888457T2 (de) 1987-11-13 1988-11-03 Verfahren zum Herstellen einer Halbleitervorrichtung.
EP88310363A EP0317132B1 (en) 1987-11-13 1988-11-03 A manufacturing method of a semiconductor device
KR1019880014762A KR920007448B1 (ko) 1987-11-13 1988-11-10 반도체장치 및 그 제조방법
US07/653,158 US5113234A (en) 1987-11-13 1991-02-11 Semiconductor device having reduced contact resistance between diffusion regions and wiring layer
US07/822,460 US5236867A (en) 1987-11-13 1992-01-17 Manufacturing method of contact hole arrangement of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62287901A JPH01128568A (ja) 1987-11-13 1987-11-13 半導体装置

Publications (1)

Publication Number Publication Date
JPH01128568A true JPH01128568A (ja) 1989-05-22

Family

ID=17723184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62287901A Pending JPH01128568A (ja) 1987-11-13 1987-11-13 半導体装置

Country Status (5)

Country Link
US (1) US5113234A (ja)
EP (1) EP0317132B1 (ja)
JP (1) JPH01128568A (ja)
KR (1) KR920007448B1 (ja)
DE (1) DE3888457T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130304A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH08130309A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd 半導体装置及びその製造方法
WO2025041378A1 (ja) * 2023-08-24 2025-02-27 国立研究開発法人科学技術振興機構 電界効果トランジスタ、集積回路、電子装置、電界効果トランジスタの極性を切り替える方法、及び集積回路の変更方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110005A (ja) * 1991-10-16 1993-04-30 N M B Semiconductor:Kk Ｍｏｓ型トランジスタ半導体装置およびその製造方法
US5578873A (en) * 1994-10-12 1996-11-26 Micron Technology, Inc. Integrated circuitry having a thin film polysilicon layer in ohmic contact with a conductive layer
KR100190834B1 (ko) 1994-12-08 1999-06-01 다니구찌 이찌로오, 기타오카 다카시 반도체장치및그제조방법
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
US5841173A (en) * 1995-06-16 1998-11-24 Matsushita Electric Industrial Co., Ltd. MOS semiconductor device with excellent drain current
JPH09139495A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置およびその製造方法
US5994737A (en) * 1997-10-16 1999-11-30 Citizen Watch Co, Ltd. Semiconductor device with bird's beak
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
US6963114B2 (en) * 2003-12-29 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SOI MOSFET with multi-sided source/drain silicide

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111264A (en) * 1980-02-06 1981-09-02 Agency Of Ind Science & Technol Manufacture of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4477962A (en) * 1978-05-26 1984-10-23 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
EP0187016B1 (en) * 1984-12-27 1991-02-20 Kabushiki Kaisha Toshiba Misfet with lightly doped drain and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111264A (en) * 1980-02-06 1981-09-02 Agency Of Ind Science & Technol Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130304A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH08130309A (ja) * 1994-10-31 1996-05-21 Ricoh Co Ltd 半導体装置及びその製造方法
WO2025041378A1 (ja) * 2023-08-24 2025-02-27 国立研究開発法人科学技術振興機構 電界効果トランジスタ、集積回路、電子装置、電界効果トランジスタの極性を切り替える方法、及び集積回路の変更方法

Also Published As

Publication number Publication date
DE3888457D1 (de) 1994-04-21
KR920007448B1 (ko) 1992-09-01
KR890008949A (ko) 1989-07-13
EP0317132B1 (en) 1994-03-16
US5113234A (en) 1992-05-12
DE3888457T2 (de) 1994-09-29
EP0317132A1 (en) 1989-05-24

Similar Documents

Publication Publication Date Title
JPH01128568A (ja) 半導体装置
JPS5848470A (ja) 金属半導体電界効果トランジスタの製造方法
JPH04349660A (ja) 半導体装置及び製造方法
JPH0644572B2 (ja) 半導体装置の製造方法
JPS63262873A (ja) 半導体装置
JPS6119174A (ja) 半導体装置
JPH0222868A (ja) 絶縁ゲート電界効果トランジスタ
JPS6334619B2 (ja)
JP3380069B2 (ja) Ｍｏｓ半導体装置の製造方法
JP3095912B2 (ja) 半導体集積回路装置
KR0131722B1 (ko) 반도체소자 및 그 제조방법
JP3309995B2 (ja) 半導体装置
JPH04180238A (ja) Ｄｍｏｓ型半導体装置の製造方法
JP2993041B2 (ja) 相補型ｍｏｓ半導体装置
JPS627710B2 (ja)
JP2780179B2 (ja) 半導体装置及び半導体装置の製造方法
JP2722415B2 (ja) 半導体素子の製造方法
JPH0527996B2 (ja)
JPS632365A (ja) 半導体集積回路の製造方法
JPH03276680A (ja) 半導体装置およびその製造方法
JPH0456280A (ja) 半導体装置およびその製造方法
JPS59181669A (ja) Ｍｏｓ型半導体装置
JPH05267660A (ja) 絶縁ゲート電界効果トランジスタおよびその製造方法
JPH07211786A (ja) 半導体装置とその製造方法
JPH07297379A (ja) 電界効果型半導体装置