JPH01126046A - データ送受信方式 - Google Patents
データ送受信方式Info
- Publication number
- JPH01126046A JPH01126046A JP62283285A JP28328587A JPH01126046A JP H01126046 A JPH01126046 A JP H01126046A JP 62283285 A JP62283285 A JP 62283285A JP 28328587 A JP28328587 A JP 28328587A JP H01126046 A JPH01126046 A JP H01126046A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- timing
- section
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 17
- 238000012545 processing Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータの送受信を行なうために分離した複数の
ユニットを接続しひとつのシステムを構成するような装
置におけるデータ送受信方式に関するものである。
ユニットを接続しひとつのシステムを構成するような装
置におけるデータ送受信方式に関するものである。
規定された周期の送信タイミングとハンドシェーク手順
で送信されるデータを、送信ユニットと同一のマイクロ
プロセッサ、ハードウェアおよび同一の構造のプログラ
ム(以下モニタプログラムと称する)で構成した受信ユ
ニットで受信する場合、送信側と受信両のタイミングが
重なるような場合は正常に受信できない可能性がある。
で送信されるデータを、送信ユニットと同一のマイクロ
プロセッサ、ハードウェアおよび同一の構造のプログラ
ム(以下モニタプログラムと称する)で構成した受信ユ
ニットで受信する場合、送信側と受信両のタイミングが
重なるような場合は正常に受信できない可能性がある。
そこで受信ユニットでは送信ユニットとのタイミングの
重なりの検出を、所定のユニットタイム(あらかじめ決
めた一定の時間)の前後で2回行ない9判定結果が同じ
なら通常手順、変化があればハンドシェーク手順をひと
つ先に進めるような制御をするとともに、以降は所定の
ユニットタイム値だけずれたタイミングで受信するよう
な制御を行なう。
重なりの検出を、所定のユニットタイム(あらかじめ決
めた一定の時間)の前後で2回行ない9判定結果が同じ
なら通常手順、変化があればハンドシェーク手順をひと
つ先に進めるような制御をするとともに、以降は所定の
ユニットタイム値だけずれたタイミングで受信するよう
な制御を行なう。
これにより送信、受信双方のユニットのマイクロプロセ
ッサ、ハードウェア、モニタプログラムを共用でき開発
コストを低減できるとともにモニタプログラムの採用に
より受信ユニットの機能の拡張性を高くすることができ
る。
ッサ、ハードウェア、モニタプログラムを共用でき開発
コストを低減できるとともにモニタプログラムの採用に
より受信ユニットの機能の拡張性を高くすることができ
る。
第3図は従来の実例を示す。送信側ユニットと受信両ユ
ニットを接続する信号は方向コントロール信号(以下D
Cと略す)/クロック信号(以下CLKと略す)2・1
と並列のデータ信号(以下DATAと略す)5・2であ
る。送信側ユニットからは第2図の送信タイミング、D
C,CLK、DATAで示されるようなタイミングと手
順で送信される。
ニットを接続する信号は方向コントロール信号(以下D
Cと略す)/クロック信号(以下CLKと略す)2・1
と並列のデータ信号(以下DATAと略す)5・2であ
る。送信側ユニットからは第2図の送信タイミング、D
C,CLK、DATAで示されるようなタイミングと手
順で送信される。
アドレス、データ、アイドルデータの各DATAとCL
Kはカウンタ値9〜0に対応してカウンター8,6.4
のタイミングで送信される。待受時、受信制御カウンタ
部lはマイクロプロセッサ5からのイニシャル信号5・
3によりOにセットされており、受信動作が開始すると
マイクロプロセッサ5から更新信号5・4が受信制御カ
ランタ部1に加えられ、カウンター 7.5.3なるデ
ータ入力タイミングであることを受信タイミング判定部
2に与える。
Kはカウンタ値9〜0に対応してカウンター8,6.4
のタイミングで送信される。待受時、受信制御カウンタ
部lはマイクロプロセッサ5からのイニシャル信号5・
3によりOにセットされており、受信動作が開始すると
マイクロプロセッサ5から更新信号5・4が受信制御カ
ランタ部1に加えられ、カウンター 7.5.3なるデ
ータ入力タイミングであることを受信タイミング判定部
2に与える。
送信開始を示すD C= Highを検出するため、マ
イクロプロセッサ5からDC:=High、 CLK=
HighなるDC/CLK信号5・5が受信タイミング
判定部2に加えられDC/CLK入力信号2・1と比較
されている。受信制御部カウンタから指定される所定の
タイミングにて信号5・5と2・10両者が一致すると
DATA入力起動信号2・2がマイクロプロセッサ5に
加えられ、送信タイミングに比べ十分速い割込信号5弓
に対応して起動信号2・2を検出するとDATA5・2
を入力する。送信開始を検出後受信制御カウンタ部1の
信号1・1に従ってカウンタ=7の位置のCLK立下り
でアドレスを入力し、カウンタ=5の位置のCLKの立
上りでデータを入力し、カウンタ=3の位置のCLKの
立下りでアイドルデータな入力する手順は送信開始の検
出と同様、CLKの変化に対応して十分速い割込信号5
・1に対応して行なう。
イクロプロセッサ5からDC:=High、 CLK=
HighなるDC/CLK信号5・5が受信タイミング
判定部2に加えられDC/CLK入力信号2・1と比較
されている。受信制御部カウンタから指定される所定の
タイミングにて信号5・5と2・10両者が一致すると
DATA入力起動信号2・2がマイクロプロセッサ5に
加えられ、送信タイミングに比べ十分速い割込信号5弓
に対応して起動信号2・2を検出するとDATA5・2
を入力する。送信開始を検出後受信制御カウンタ部1の
信号1・1に従ってカウンタ=7の位置のCLK立下り
でアドレスを入力し、カウンタ=5の位置のCLKの立
上りでデータを入力し、カウンタ=3の位置のCLKの
立下りでアイドルデータな入力する手順は送信開始の検
出と同様、CLKの変化に対応して十分速い割込信号5
・1に対応して行なう。
前述の従来技術では、送信ユニットからのデーp ’v
見逃さないよう送信タイミングより十分速いタイミング
で受信検出処理をする必要があり、マイクロプロセッサ
5のプログラムが受信ユニット個別のプログラムとなる
。送信ユニットに対し受信ユニットが従属する装置の形
態ではこれで問題ないが受信ユニットの機能を拡張する
用途では対応できない欠点がある。本発明はこの欠点を
解決するためマイクロプロセッサ、ハードウェアおよび
モニタプログラムを送信ユニットと共通にし開発コスト
を低減するとともに受信ユニットの機能の拡張性を確保
することを目的とする。
見逃さないよう送信タイミングより十分速いタイミング
で受信検出処理をする必要があり、マイクロプロセッサ
5のプログラムが受信ユニット個別のプログラムとなる
。送信ユニットに対し受信ユニットが従属する装置の形
態ではこれで問題ないが受信ユニットの機能を拡張する
用途では対応できない欠点がある。本発明はこの欠点を
解決するためマイクロプロセッサ、ハードウェアおよび
モニタプログラムを送信ユニットと共通にし開発コスト
を低減するとともに受信ユニットの機能の拡張性を確保
することを目的とする。
本発明は上記の目的を達成するため、第2図に示すよう
に送信タイミングと受信タイミングに同じ性格の信号を
使用する。受信タイミングが送信タイミングに重なった
時発生する受信障害に対応するため、送信のタイミング
および送信手順が割込みで規定される正確な周期で発生
することを前提とし、カウンタ=7のタイミングにおい
てDC/CLKの状態と所定ユニットタイム後再度チエ
ツクしたDC/CLKの状態を比較し、この一致。
に送信タイミングと受信タイミングに同じ性格の信号を
使用する。受信タイミングが送信タイミングに重なった
時発生する受信障害に対応するため、送信のタイミング
および送信手順が割込みで規定される正確な周期で発生
することを前提とし、カウンタ=7のタイミングにおい
てDC/CLKの状態と所定ユニットタイム後再度チエ
ツクしたDC/CLKの状態を比較し、この一致。
不一致により受信タイミングが正常か修正すべきDを判
定し、修正すべき場合にはカウンタ9〜Oを管理する動
作を強制的にひとつ進め以降の動作はユニットタイム分
ずらしたタイミングとすることにより正常な受信を可能
にするものである。
定し、修正すべき場合にはカウンタ9〜Oを管理する動
作を強制的にひとつ進め以降の動作はユニットタイム分
ずらしたタイミングとすることにより正常な受信を可能
にするものである。
本発明の動作について第1図、第2図を用いて説明する
と、タイミング移動制御部3は、送信ユニットの送信タ
イミングに対応するDCの立上りに対し受信ユニットの
受信タイミングが1クロック分遅れカウンタ8に近い場
合を所定のユニントタイムの前後2回DC/CLKの状
態を監視することにより検出し、受信障害を生じる可能
性のあるタイミングの場合9強制的に受信タイミングの
位相を進めることにより正常な受信動作を完結できる。
と、タイミング移動制御部3は、送信ユニットの送信タ
イミングに対応するDCの立上りに対し受信ユニットの
受信タイミングが1クロック分遅れカウンタ8に近い場
合を所定のユニントタイムの前後2回DC/CLKの状
態を監視することにより検出し、受信障害を生じる可能
性のあるタイミングの場合9強制的に受信タイミングの
位相を進めることにより正常な受信動作を完結できる。
以下この発明の一実施例を第1図および第2図により説
明する。1は受信制御カウンタ部であり規定された送受
信手順のどの位相の処理なすべきかを示す。2は受信タ
イミング判定部であり受信制御カウンタ部1で指定され
る位相において正しい制御信号のDC/CLKが得られ
たか否かを判定する。3はタイミング移動制御部であり
、受信タイミング判定部20判定結果を受けた後、所定
ユニットタイム経過後再度DC/CLKの状態をチエツ
クし、直前の判定結果と一致していればその受信タイミ
ングは正しいと判哨し通常処理を継続し。
明する。1は受信制御カウンタ部であり規定された送受
信手順のどの位相の処理なすべきかを示す。2は受信タ
イミング判定部であり受信制御カウンタ部1で指定され
る位相において正しい制御信号のDC/CLKが得られ
たか否かを判定する。3はタイミング移動制御部であり
、受信タイミング判定部20判定結果を受けた後、所定
ユニットタイム経過後再度DC/CLKの状態をチエツ
クし、直前の判定結果と一致していればその受信タイミ
ングは正しいと判哨し通常処理を継続し。
直前の判定結果と不一致であればその受信タイミングは
マージンが小さいと判断し受信手順をひとつ強制的に進
めるとともに以降は自身がもつ受信タイミングからユニ
ットタイム分ずれたタイミングの受信処理を行なう。4
はマイクロプロセッサであり、外部から得られる割込信
号に対応して割込信号を整数倍して得られる正確な受信
タイミングを決定するとともにタイミング移動制御部3
.からの起動信号を受けてアドレス、データ、アイドル
データの各データを入力し受信処理をする。以下この動
作について説明する。受信制御カウンタ部1は4・3の
初期化信号により0とされ待受状態となる。マイクロプ
ロセッサ4がらは送信ユニットからの送信開始を検出す
るためD C= High/CLK=Highなる判定
信号4・5を受信タイミング判定部2に与えておく。受
信ユニットの受信タイミングは第2図に示す如き送信タ
イミングと同じ性格テアル。これは送、受信ユニットの
マイクロプロセッサ°ハードウェアとモニタプログラム
を同一とする本方式によるものでありこの受信タイミン
グ信号4・4はマイクロプロセッサ4より受信制御カウ
ンタ部1を経由して受信タイミング判定部2に加えられ
、第2図に示すような手順の各信号な検出する。送、受
信タイミングが同じ性格であるため、送信ユニットがカ
ウンタ9の位置で出方したD C= Hi ghのデー
タを約1クロツク遅れた受信ユニットがカウンタ8に近
いタイミングで検出し受信障害となる可能性がある。受
信タイミング判定部2では次の受信タイミングすなわち
カウンタ7VC近イl’ 4 ミ7 f テD C=H
igh / CLK=High する判定をした後、タ
イミング移動制御部3のタイママで所定時間経過した後
再起動信号2・3によりD C/CL Kの判定を再度
行ない、一致していない場合のみ受信起動信号3・2を
発生させマイクロプロセッサは4・2のデータラインか
ら1アドレス”データを受信する。またタイミング移動
制御部3から受信制御カウンタ部に強制的なカウントア
ツプ信号3・1を出力する。以降の各受信タイミングに
おいてはタイミング移動制御部3のユニットタイム分ず
らしたタイミングで第2図のカウンタ=5に相当する位
相でのデータとカウンタ=3に相当する位相でのアイド
ルデータの受信を同様にして行ないDC=H+ghの間
の一手順のデータ受信が完了する。
マージンが小さいと判断し受信手順をひとつ強制的に進
めるとともに以降は自身がもつ受信タイミングからユニ
ットタイム分ずれたタイミングの受信処理を行なう。4
はマイクロプロセッサであり、外部から得られる割込信
号に対応して割込信号を整数倍して得られる正確な受信
タイミングを決定するとともにタイミング移動制御部3
.からの起動信号を受けてアドレス、データ、アイドル
データの各データを入力し受信処理をする。以下この動
作について説明する。受信制御カウンタ部1は4・3の
初期化信号により0とされ待受状態となる。マイクロプ
ロセッサ4がらは送信ユニットからの送信開始を検出す
るためD C= High/CLK=Highなる判定
信号4・5を受信タイミング判定部2に与えておく。受
信ユニットの受信タイミングは第2図に示す如き送信タ
イミングと同じ性格テアル。これは送、受信ユニットの
マイクロプロセッサ°ハードウェアとモニタプログラム
を同一とする本方式によるものでありこの受信タイミン
グ信号4・4はマイクロプロセッサ4より受信制御カウ
ンタ部1を経由して受信タイミング判定部2に加えられ
、第2図に示すような手順の各信号な検出する。送、受
信タイミングが同じ性格であるため、送信ユニットがカ
ウンタ9の位置で出方したD C= Hi ghのデー
タを約1クロツク遅れた受信ユニットがカウンタ8に近
いタイミングで検出し受信障害となる可能性がある。受
信タイミング判定部2では次の受信タイミングすなわち
カウンタ7VC近イl’ 4 ミ7 f テD C=H
igh / CLK=High する判定をした後、タ
イミング移動制御部3のタイママで所定時間経過した後
再起動信号2・3によりD C/CL Kの判定を再度
行ない、一致していない場合のみ受信起動信号3・2を
発生させマイクロプロセッサは4・2のデータラインか
ら1アドレス”データを受信する。またタイミング移動
制御部3から受信制御カウンタ部に強制的なカウントア
ツプ信号3・1を出力する。以降の各受信タイミングに
おいてはタイミング移動制御部3のユニットタイム分ず
らしたタイミングで第2図のカウンタ=5に相当する位
相でのデータとカウンタ=3に相当する位相でのアイド
ルデータの受信を同様にして行ないDC=H+ghの間
の一手順のデータ受信が完了する。
本発明によれば、送信、受信各ユニットノマイクロプロ
セッサハードウェアおよびモニタプログラムを共通化す
ることによる同じ性格の送信、受信タイミング信号を使
用してデータ送受信制御を実現でき、送信、受信ユニッ
トの開発コストを低減することができるとともに応用の
広いモニタプログラムを受信ユニットに採用できること
から受信ユニットの機能の拡張性が高くなる。
セッサハードウェアおよびモニタプログラムを共通化す
ることによる同じ性格の送信、受信タイミング信号を使
用してデータ送受信制御を実現でき、送信、受信ユニッ
トの開発コストを低減することができるとともに応用の
広いモニタプログラムを受信ユニットに採用できること
から受信ユニットの機能の拡張性が高くなる。
第1図は本発明の一実施例を示すブロック図。
第2図は本発明におけるデータ送受信手順を示すタイム
チャート、第3図は従来の一例を示すブロック図である
。 1:受信制御カウンタ部、2:受信タイミング判定部、
3:タイミング移動制御部、4:マイクロプロセッサ。
チャート、第3図は従来の一例を示すブロック図である
。 1:受信制御カウンタ部、2:受信タイミング判定部、
3:タイミング移動制御部、4:マイクロプロセッサ。
Claims (1)
- 1、送信、受信両ユニットを複数の制御信号、並列デー
タ信号で結び規定された手順のデータ送受信をするのに
、データ受信手順を指定する受信制御カウンタ部、制御
信号から受信のタイミングを検定する受信タイミング判
定部、受信タイミングをユニットタイム分移動する制御
をするタイミング移動制御部および受信制御カウンタ部
の更新処理、受信タイミング判定部への判定データの設
定、タイミング移動制御部の起動信号に従ってデータ受
信をするマイクロプロセッサから構成し、受信制御カウ
ンタ部から指定される所定の位相において1回目の制御
信号を受信タイミング判定部で判定後、タイミング移動
制御部のユニットタイム経過で2回目の制御信号判定を
し両判定が一致すれば通常のタイミングでマイクロプロ
セッサに起動信号を与え、不一致であれば受信制御カウ
ンタ部の受信手順をひとつすすめ以降の動信動作はタイ
ミング移動制御部にて受信動作をユニットタイム分ずら
す動作をすることを特徴とするデータ送受信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283285A JPH01126046A (ja) | 1987-11-11 | 1987-11-11 | データ送受信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62283285A JPH01126046A (ja) | 1987-11-11 | 1987-11-11 | データ送受信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01126046A true JPH01126046A (ja) | 1989-05-18 |
Family
ID=17663463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62283285A Pending JPH01126046A (ja) | 1987-11-11 | 1987-11-11 | データ送受信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01126046A (ja) |
-
1987
- 1987-11-11 JP JP62283285A patent/JPH01126046A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5452443A (en) | Multi-processor system with fault detection | |
JPH11502959A (ja) | クロック制御システム及び方法 | |
JPH06324977A (ja) | データ転送方法 | |
JPH01297735A (ja) | マイクロプロセッサ | |
JPH1093594A (ja) | シリアルバスコントローラ | |
US6219744B1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
JPH01126046A (ja) | データ送受信方式 | |
JP3465889B2 (ja) | シリアルデータ転送装置、その制御方法、及び、通信装置 | |
JP3166552B2 (ja) | Cpu監視方法及びcpu監視装置 | |
US5784271A (en) | Data processor for interruption control between the CPU and the interruption controller | |
JP2588290B2 (ja) | データ入出力システム | |
JPH1166020A (ja) | マイクロコンピュータの異常検出回路 | |
JPH0736720A (ja) | 二重化コンピュータ装置 | |
JPS59176863A (ja) | タイマ同期化方式 | |
JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
EP0943999A1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
JP3906373B2 (ja) | クロック同期型バス用ボード | |
JP2001325216A (ja) | 通信方式切換装置および通信方式切換方法 | |
JPS6364588A (ja) | モ−タのデイジタル制御装置 | |
CN118939138A (zh) | 显示装置及其控制方法、电子设备、存储介质及程序产品 | |
JP2614926B2 (ja) | 電源制御システム | |
JPH09198280A (ja) | システム監視用パルス生成方法および監視用パルス生成機能を備えたリアルタイム・オペレーティングシステム | |
JPH07129278A (ja) | マルチプロセッサシステムのリセット制御回路 | |
JP2723267B2 (ja) | 非同期入力インターフェース装置 | |
JPH1174893A (ja) | データ通信装置およびその通信方法 |