JPH1166020A - マイクロコンピュータの異常検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 複数のＭＣの異常を少ないハードウェア構成
で信頼性を損なうことなく効果的に検出することのでき
るＭＣの異常検出回路を得る。 【解決手段】 ＭＣシステムを構成する第１および第２
のＭＣ１ａ、１ｂを備え、第１および第２のＭＣは、各
他方の出力信号Ｇｂ、Ｇａに基づいて各他方のＭＣの異
常を検出する異常検出手段を含み、異常検出手段は、各
他方のＭＣの出力信号の状態を監視するために第１の所
定時間で動作する監視タイマ手段と、割り込みなどの状
態変化が発生したときに実行する複数の処理手段と、状
態変化が発生しない場合に実行するバックグランドルー
プとを有し、各他方のＭＣからの出力信号の状態を監視
して、第１の所定時間以内に各他方のＭＣの状態変化が
発生しない場合には、バックグランドループにより異常
検出処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータシステムを構成するマイクロコンピュータ（以
下、「ＭＣ」と記す）の異常を検出する回路に関し、特
に複数のＭＣの異常を少ないハードウェア構成で信頼性
を損なうことなく効果的に検出することのできるＭＣの
異常検出回路に関するものである。

【０００２】

【従来の技術】図１３はたとえばＣＱ出版発行の「トラ
ンジスタ技術」（１９９０年５月号、第４１１〜４１３
頁）に記載された従来のＭＣの異常検出回路を示すブロ
ック構成図であり、参照し易い程度に、実質的でない若
干の変形を加えている。

【０００３】図１３において、ＭＣ１は、アドレス出力
端子と、書込信号ＷＲ用の出力端子と、クロック信号Ｋ
用の入力端子ＣＬＫと、ノンマスカブル（マスクできな
い最優先の）割り込み入力端子ＮＭＩとを有する。アド
レスデコード回路２は、ＭＣ１のアドレス出力端子に接
続され、ＭＣ１が所定のアドレスを選択したときに、ア
ドレス信号に応答して「Ｌ（ロー）」レベルの信号ＡＤ
を出力する。

【０００４】論理積回路３は、Ｌレベルで動作する入力
端子を有し、論理積回路３の各入力端子には、ＭＣ１の
書込出力端子と、アドレスデコード回路２の出力端子と
が接続されている。これにより、論理積回路３は、ＭＣ
１のアドレス空間に書き込みを行うときに出力される書
込信号ＷＲと、アドレスデコード回路２の出力信号ＡＤ
との論理積を求め、論理積信号Ｇを出力する。

【０００５】外部タイマ４は、論理積回路３の出力端子
に接続され、論理積信号ＧがＬレベルから「Ｈ（ハ
イ）」レベルに変化するときに時間の計測を開始し、あ
らかじめ設定された所定時間を経過した時点でＨレベル
からＬレベルに変化するタイマ信号Ｔを出力する。

【０００６】論理積信号Ｇは、外部タイマ４の駆動信号
として機能し、タイマ信号Ｔは、ＭＣ１のノンマスカブ
ル割り込み入力端子ＮＭＩに入力されるとともに、ＭＣ
１の異常を示す異常検出信号として機能する。発振器５
は、ＭＣ１のクロック入力端子ＣＬＫに対してクロック
信号Ｋを供給する。

【０００７】次に、図１４のタイミングチャートおよび
図１５のフローチャートを参照しながら、図１３に示し
た従来のＭＣの異常検出回路の動作について説明する。
図１４は論理積信号Ｇ（外部タイマ４の駆動信号）およ
びタイマ信号Ｔ（異常検出信号）の波形を示し、図１５
はＭＣ１を含むＭＣシステムの制御プログラムを示して
いる。

【０００８】図１５において、ステップ１２０からステ
ップ１１０への復帰処理は、バックグランドループを構
成している。また、ステップ１３０Ａ〜１３０Ｎは複数
の処理手段を構成している。

【０００９】まず、ＭＣシステムのセットアップ処理を
行い（ステップ１０１）、論理積信号Ｇ（起動指令）に
より外部タイマ４を起動させる（ステップ１１０）。た
とえば、図１４に示すように、外部タイマ起動信号とし
て論理積信号Ｇを外部タイマ４に印加することにより、
タイマ信号ＴをＨレベルに立ち上げる。

【００１０】続いて、割り込みなどの状態変化があるか
否かを監視し（ステップ１２０）、もし、状態変化があ
った（すなわち、ＹＥＳ）と判定されれば、その状態変
化に対応した処理Ａ〜Ｎ（ステップ１３０Ａ〜１３０
Ｎ）を実行する。そして、ステップ１３０Ａ〜１３０Ｎ
の終了後に、バックグランドループに戻り、再びステッ
プ１１０を実行して外部タイマ４を再起動させる。

【００１１】このとき、目的の処理Ａ〜Ｎ（ステップ１
３０Ａ〜１３０Ｎ）の実行時間と、バックグランドルー
プの時間とを加算した時間を、外部タイマ４の設定時間
（所定時間）とすることにより、外部タイマ４は、タイ
ムアウトすることがなく、図１４のように連続してＨレ
ベルを出力し続ける。

【００１２】いま、ここで、プログラムが暴走して、バ
ックグランドループを逸脱し、バックグランドループに
復帰しない状態になったと仮定する。このとき、図１４
内の破線のように、論理積信号Ｇが得られない状態とな
る。この場合、外部タイマ４は、再起動処理（ステップ
１２０）が実行されないのでタイムアウトし、タイマ信
号ＴをＬレベルにしてＭＣ１の異常検出状態を出力す
る。

【００１３】外部タイマ４からのタイマ信号Ｔは、ＭＣ
１のノンマスカブル割り込み端子ＮＭＩに供給されると
ともに、ＭＣ１の異常を示す信号として外部保護回路
（図示せず）に供給する。これにより、プログラムをＭ
Ｃ１の異常時に実行すべきルーチンに復帰させるように
する。

【００１４】

【発明が解決しようとする課題】従来のＭＣの異常検出
回路は以上のように、論理積信号Ｇにより駆動される外
部タイマ４のタイマ信号Ｔから異常検出しているので、
複数のＭＣを有するＭＣシステムにおいては、個々のＭ
Ｃに対応した数の異常検出回路が必要となり、ハードウ
ェア構成が増大するという問題点があった。

【００１５】この発明は上記のような問題点を解決する
ためになされたもので、複数のＭＣの異常を少ないハー
ドウェア構成で信頼性を損なうことなく効果的に検出す
ることのできるＭＣの異常検出回路を得ることを目的と
する。

【００１６】

【課題を解決するための手段】この発明の請求項１に係
るＭＣの異常検出回路は、ＭＣシステムを構成する第１
および第２のＭＣを備え、第１および第２のＭＣは、各
他方の出力信号に基づいて各他方のＭＣの異常を検出す
る異常検出手段を含み、異常検出手段は、各他方のＭＣ
の出力信号の状態を監視するために第１の所定時間で動
作する監視タイマ手段と、割り込みなどの状態変化が発
生したときに実行する複数の処理手段と、状態変化が発
生しない場合に実行するバックグランドループとを有
し、各他方のＭＣからの出力信号の状態を監視して、第
１の所定時間以内に各他方のＭＣの状態変化が発生しな
い場合には、バックグランドループにより異常検出処理
を実行するものである。

【００１７】また、この発明の請求項２に係るＭＣの異
常検出回路は、請求項１において、第１のＭＣの出力信
号によりセットされ、且つ、第２のＭＣの出力信号によ
りリセットされるフリップフロップを備え、フリップフ
ロップの出力信号は、第１および第２のＭＣに入力さ
れ、異常検出手段は、フリップフロップの出力信号に基
づいて各他方のＭＣの異常を検出するものである。

【００１８】また、この発明の請求項３に係るＭＣの異
常検出回路は、請求項２において、異常検出手段は、第
１の所定時間以内にフリップフロップの状態変化が発生
した場合には、フリップフロップの出力状態を元に戻す
ための復帰信号を生成し、第１の所定時間以内にフリッ
プフロップの状態変化が発生しない場合には、バックグ
ランドループにより異常検出処理を実行するものであ
る。

【００１９】また、この発明の請求項４に係るＭＣの異
常検出回路は、請求項１において、第１および第２のＭ
Ｃは、それぞれ、トグル出力端子および監視ビット入力
端子を備え、第１および第２のＭＣの各トグル出力端子
は、各他方のＭＣの各監視ビット入力端子に接続され、
異常検出手段は、各他方のＭＣのトグル出力端子からの
トグル信号の状態を監視するものである。

【００２０】また、この発明の請求項５に係るＭＣの異
常検出回路は、請求項４において、異常検出手段は、バ
ックグランドループにより、トグル信号を第１の所定時
間以上で状態変化させる処理を行い、タイマ割り込み処
理により第１の所定時間以内に各他方のＭＣから出力さ
れるトグル信号の状態変化を監視するものである。

【００２１】また、この発明の請求項６に係るＭＣの異
常検出回路は、請求項１から請求項５までのいずれかに
おいて、異常検出手段は、第１および第２のＭＣのセッ
トアップ時間差を求める時間差演算手段と、セットアッ
プ時間差に基づいて異常検出の誤動作を防止する誤動作
防止手段とを含み、誤動作防止手段は、第１および第２
のＭＣのうちで速くセットアップされるＭＣの異常検出
動作を、セットアップ時間差分だけ待たせることによ
り、セットアップ時間差による異常検出の誤動作を防止
したものである。

【００２２】また、この発明の請求項７に係るＭＣの異
常検出回路は、請求項１から請求項６までのいずれかに
おいて、異常検出手段は、各他方のＭＣのセットアップ
起動時間に対応した第２の所定時間で動作する起動監視
タイマを含み、第１および第２のＭＣのセットアップ処
理の完了後に、各他方のＭＣの出力信号の状態を監視
し、第２の所定時間以内に各他方のＭＣの出力信号の状
態変化が発生しない場合には、各他方のＭＣの起動失敗
を検出するものである。

【００２３】また、この発明の請求項８に係るＭＣの異
常検出回路は、請求項１から請求項７までのいずれかに
おいて、第１および第２のＭＣに個別にクロック信号を
入力する発振器を備え、異常検出手段は、タイマ割り込
みにより、クロック信号の周期に対応した第３の所定時
間以内に第１および第２のＭＣの状態変化が発生したか
否かを監視し、第３の所定時間以内に状態変化が発生し
たときに発振器の異常を検出するものである。

【００２４】また、この発明の請求項９に係るＭＣの異
常検出回路は、請求項１から請求項８までのいずれかに
おいて、異常検出手段は、各他方のＭＣの異常を検出し
たときに異常検出信号を生成し、異常検出信号により、
異常検出された各他方のＭＣをリセットして、各他方の
ＭＣの処理状態を復帰させるものである。

【００２５】

【発明の実施の形態】

実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１はこの発明の実施の形態１を示すブ
ロック構成図であり、図１において、１〜３、５、Ｗ
Ｒ、ＧおよびＫは前述と同様のものである。

【００２６】ここでは、複数のＭＣ１ａおよび１ｂに対
応させて、各符号１〜３および５の後にサフィックス
ａ、ｂを付しており、サフィックスａは第１のＭＣ１ａ
に対応し、サフィックスｂは第２のＭＣ１ｂに対応した
構成要素を示している。

【００２７】この場合、ＭＣ１ａおよび１ｂは、それぞ
れ、前述の入出力端子の他に、監視ビット入力端子およ
びＭＣ異常出力端子を備えている。各ＭＣ１ａおよび１
ｂの監視ビット入力端子には、ＲＳフリップフロップ回
路（以下、「ＦＦ」と記す）６の出力信号Ｐが供給され
る。

【００２８】また、各ＭＣ１ａ、１ｂのＭＣ異常出力端
子から出力される各他方のＭＣ１ｂ、１ａに関する異常
検出信号Ｅｂ、Ｅａは、各他方のＭＣ１ｂ、１ａのノン
マスカブル割り込み端子ＮＭＩに供給されるとともに、
外部保護回路（図示せず）に送出される。

【００２９】ＦＦ６は、セット入力端子Ｓ、リセット入
力端子Ｒおよび出力端子Ｑを有し、セット入力端子Ｓに
は、ＭＣ１ａ側の論理積信号Ｇａが供給され、リセット
入力端子Ｒには、ＭＣ１ｂ側の論理積信号Ｇｂが供給さ
れ、出力端子Ｑは各ＭＣ１ａおよび１ｂの監視ビット入
力端子に接続されている。

【００３０】ＦＦ６は、セット入力端子ＳにＨレベルの
信号Ｇａが入力されると、出力端子ＱからＨレベルの信
号Ｐを出力し、リセット入力端子ＲにＨレベルの信号Ｇ
ｂが入力されると、出力端子ＱからＬレベルの信号Ｐを
出力する。

【００３１】次に、図２のタイミングチャートおよび図
３のフローチャートを参照しながら、図１に示したこの
発明の実施の形態１の動作について説明する。図２は論
理積信号Ｇａ、Ｇｂ、ＦＦ６の出力信号Ｐ、異常検出信
号Ｅａ、Ｅｂの各波形とともに、ＭＣ１ａおよび１ｂの
各バックグランド処理タイミングＡ１〜Ａ４、Ｂ１およ
びＢ２を示している。

【００３２】図３はこの発明の実施の形態１による制御
プログラムを示し、１０１、１１０、１２０および１３
０Ａ〜１３０Ｎは、前述（図１３参照）と同様のステッ
プである。この場合、ステップ１２０からステップ１４
５への復帰処理は、バックグランドループを構成してお
り、ステップ１３０Ａ〜１３０Ｎは、前述の処理手段を
構成している。

【００３３】なお、ここでは、便宜的に、図３を一方の
ＭＣ１ａの制御プログラムとして説明するが、他方のＭ
Ｃ１ｂにおいても、図３と同様の制御プログラムが並列
に実行されることは言うまでもない。

【００３４】まず、システムのセットアップ処理（ステ
ップ１０１）を実行した後、実行中のプログラムが第１
のＭＣ１ａであるか否かを判定し（ステップ１４１）、
もし、ＭＣ１ａである（すなわち、ＹＥＳ）と判定され
ればチェックビットをＬレベルにセットし（ステップ１
４２）、第２のＭＣ１ｂである（すなわち、ＮＯ）と判
定されればチェックビットをＨレベルにセットする（ス
テップ１４３）。

【００３５】続いて、ＭＣ１ａの内部にある監視タイマ
をスタートさせて時間を計測し（ステップ１４４）、Ｍ
Ｃ１ａのバックグランドループに進み、ＦＦ６の出力信
号Ｐ（監視ビット）とチェックビット（Ｌレベル）とを
比較して、「監視ビット＝チェックビット」であるか否
かを判定する（ステップ１４５）。

【００３６】もし、監視ビットがＬレベル（監視ビット
＝チェックビット）である（すなわち、ＹＥＳ）と判定
されれば、ＦＦ６をセットして出力信号ＰをＨレベルと
し（ステップ１１０）、監視タイマを再スタートさせる
（ステップ１４６）。

【００３７】このときのバックグランド処理は、図２内
のタイミング波形Ａ１において実行される。以下、状態
変化の判定ステップ１２０を介して、前述の処理ステッ
プ１３０Ａ〜１３０Ｎが実行される。

【００３８】一方、バックグランド処理のステップ１４
５において、監視ビットがＨレベル（監視ビット≠チェ
ックビット）である（すなわち、ＮＯ）と判定されれ
ば、続いて、監視タイマがタイムアウトしたか否かを判
定する（ステップ１４７）。

【００３９】もし、ステップ１４７において、監視タイ
マがタイムアウトでない（すなわち、ＮＯ）と判定され
れば、状態変化の判定ステップ１２０に進み、監視タイ
マがタイムアウトである（すなわち、ＹＥＳ）と判定さ
れれば、第２のＭＣ１ｂの異常処理（ステップ１４８）
を実行した後に、ステップ１２０に進む。このときのバ
ックグランド処理は、図２内のタイミング波形Ａ２にお
いて実行される。

【００４０】一方、第２のＭＣ１ｂのバックグランドル
ープ（ステップ１１０および１４６に対応する）におい
ては、ＦＦ６の出力信号Ｐ（監視ビット）をＨレベルか
らＬレベルに設定してから、監視タイマを再スタートさ
せる。このときのＭＣ１ｂのバックグランド処理は、図
２内のタイミング波形Ｂ１において実行される。

【００４１】いま、ここで、第２のＭＣ１ｂのプログラ
ムが暴走して、バックグランドループを逸脱して、バッ
クグランドループに復帰しない状態になったと仮定す
る。この場合、ＭＣ１ｂは、ＦＦ６の出力信号ＰをＬレ
ベルにすることができず、ＦＦ６はＨレベルの信号Ｐを
出力し続けることになる。

【００４２】したがって、第１のＭＣ１ａは、ＭＣ１ａ
内の監視タイマを再スタートさせる（ステップ１４６）
ことができず、ステップ１４７において、監視タイマの
タイムアウト（すなわち、ＹＥＳ）を検出し、ＭＣ１ｂ
の異常処理フロー（ステップ１４８）を実行する。

【００４３】このとき、図２内のタイミング波形Ｂ２に
おいて、第２のＭＣ１ｂ側の論理積信号Ｇｂが得られな
いので（破線参照）、タイミング波形Ａ４に示ように、
ＭＣ１ｂの異常を示す異常検出信号Ｅｂが出力される。
異常検出信号Ｅｂは、ＭＣ１ｂのノンマスカブル割り込
み端子ＮＭＩに供給されるとともに、外部保護回路に送
出されて異常発生状態を出力し、異常対応処理を可能に
する。

【００４４】このように、１つのＦＦ６と関連した異常
検出手段を各ＭＣ１ａおよび１ｂ内に設けることによ
り、少ないハードウェア構成で各他方のＭＣ１ｂおよび
１ａの異常を確実に検出し、これに対処することができ
る。

【００４５】実施の形態２．なお、上記実施の形態１で
は、図３の制御プログラムにおいて、システムのセット
アップ処理（ステップ１０１）の直後に、第１のＭＣ１
ａが実行中か否かを判定（ステップ１４１）したが、他
方のＭＣ１ｂの起動時間と自己のＭＣ１ａの起動時間と
の偏差分だけ待機する処理を追加してもよい。

【００４６】図４はこの発明の実施の形態２による制御
プログラム（便宜的に、一方のＭＣ１ａの制御プログラ
ム）を示すフローチャートであり、前述（図３参照）と
同様のステップについては同一符号を付してその詳細説
明を省略する。

【００４７】ここで、前述の実施の形態２（図３）と異
なる点は、ステップ１０１と１４１との間にステップ１
４０（ＭＣ１ｂとＭＣ１ａとの起動時間の偏差分だけセ
ットアップ待機する処理）を追加したことのみである。
ここでは、第１のＭＣ１ａの起動時間が第２のＭＣ１ｂ
の起動時間よりも早い場合を示している。

【００４８】通常、ＭＣシステムにおいては、ＭＣ１ａ
および１ｂの構成の違いにより、セットアップする内容
も違うため、セットアップに要する時間も各ＭＣシステ
ムによって異なる。

【００４９】たとえば、他方のＭＣ１ｂのシステムがま
だセットアップ処理中に、自己のＭＣ１ａのシステムの
セットアップ処理が完了して監視タイマが起動すると、
ＭＣ１ｂに対する異常検出処理が起動するが、監視タイ
マのタイムアップ時点までに他方のＭＣ１ｂのセットア
ップ処理が終了しないと、ＭＣ１ｂの異常を誤検出して
しまい、ＭＣ１ａから異常検出信号Ｅｂが出力されるこ
とになる。

【００５０】そこで、あらかじめ、各ＭＣ１ａおよび１
ｂのシステムのセットアップ時間の偏差分を、ステップ
１４０において推定待ち時間として、早く処理が終わる
方のＭＣ（図４においては、ＭＣ１ａ）側に設定してお
く。

【００５１】すなわち、前述のシステムのセットアップ
処理（ステップ１０１）に続いて、ＭＣ１ｂとＭＣ１ａ
との起動時間偏差分（推定待ち時間）だけ待機する処理
（ステップ１４０）を実行し、ＭＣ１ａが実行中か否か
の判定（ステップ１４１）に進む。

【００５２】一方、セットアップ処理が遅く終わるＭＣ
１ｂ側の制御プログラムにおいては、ステップ１４０の
待ち時間を０に設定しておけばよい。これにより、ＭＣ
１ａおよび１ｂの各監視タイマを同時に起動することが
でき、ＭＣ１ａおよび１ｂの各システムのセットアップ
時間のばらつきによるＭＣ異常検出の誤動作を防止する
ことができる。

【００５３】実施の形態３．なお、上記実施の形態１で
は、各ＭＣ１ａおよび１ｂに関連するＦＦ６を設け、Ｆ
Ｆ６の出力状態により各ＭＣ１ａおよび１ｂを監視した
が、各ＭＣ１ａおよび１ｂの出力状態を直接監視するよ
うにしてもよい。

【００５４】図５は各ＭＣ１ａおよび１ｂにトグル出力
端子を設けて異常監視するようにしたこの発明の実施の
形態３を示すブロック構成図であり、前述（図１参照）
と同様の構成については同一符号を付してその詳細説明
を省略する。

【００５５】図５において、前述の実施の形態１（図
１）と異なる点は、図１内のアドレスデコード回路２
ａ、２ｂ、論理積回路３ａ、３ｂおよびＦＦ６が削除さ
れたこと、ならびに、各ＭＣ１ａ、１ｂにトグル出力端
子を設けて、各トグル出力端子を他方のＭＣ１ｂ、１ａ
の監視ビット入力端子に接続したことである。

【００５６】以下、図６のタイミングチャートおよび図
７のフローチャートを参照しながら、図５に示したこの
発明の実施の形態３の動作について説明する。図６は各
トグル出力端子から出力されるトグル信号ＴＧａおよび
ＴＧｂ、各ＭＣ１ａおよび１ｂのバックグランド処理タ
イミングＡ０〜Ａ６およびＢ０〜Ｂ３、ならびに、各異
常検出信号ＥａおよびＥｂの波形を示している。

【００５７】また、図７はこの発明の実施の形態３によ
る制御プログラム（便宜的に、一方のＭＣ１ａの制御プ
ログラム）を示しており、前述（図３）と同様のステッ
プについては同一符号を付してその詳細説明を省略す
る。また、この場合も、図７と同様の制御プログラム
は、各ＭＣ１ａおよび１ｂにおいて並列に実行されるも
のとする。

【００５８】図７において、ステップ１５１、１５２お
よび１５３の追加により、ＭＣ１ａおよび１ｂが同期し
てバックグランドループを実行することができるよう
に、互いのシステムのセットアップ処理の完了を相互に
監視しあっている。

【００５９】まず、ＭＣ１ａ内の制御プログラムは、ト
グル信号ＴＧａをＬレベルに設定し（ステップ１５
１）、セットアップ処理（ステップ１０１）の完了後
に、トグル信号ＴＧａをＨレベルにする（ステップ１５
２）。このときのトグル信号ＴＧａの立ち上がりタイミ
ングは、図６内のタイミング波形Ａ０で示される。

【００６０】こうして、自己のＭＣ１ａのシステムのセ
ットアップ処理（ステップ１０１）が完了した後、続い
て、監視ビット（他方のＭＣ１ｂのトグル信号ＴＧｂ）
の入力レベルを参照し、監視ビット（トグル信号ＴＧ
ｂ）がＨレベルか否かを判定する（ステップ１５３）。

【００６１】このとき、もし、監視ビットがＬレベル
（すなわち、ＮＯ）と判定されれば、他方のＭＣ１ｂが
まだセットアップ処理を完了していない状態なので、Ｍ
Ｃ１ｂのセットアップ処理が完了するまで、ステップ１
５３において待機状態を保持する。

【００６２】一方、ステップ１５３において、監視ビッ
トがＨレベル（すなわち、ＹＥＳ）と判定されれば、他
方のＭＣ１ｂのセットアップ処理が完了したことになる
ので、ＭＣ１ａの実行状態を確認（ステップ１４１）し
た後、トグル信号ＴＧａを再びＬレベルにして（ステッ
プ１５４）、監視タイマをスタートさせる（ステップ１
４４）。

【００６３】このときのトグル信号ＴＧａの立ち下がり
タイミングは、図６内のタイミング波形Ｂ０（トグル信
号ＴＧｂの立ち上がりタイミングに相当）で示される。
以下、ＭＣ１ａ内の監視タイマをスタート（ステップ１
４４）させた後、監視ビット（トグル信号ＴＧｂ）がト
グル（変化）したか否かを判定する（ステップ１５
５）。

【００６４】ここで、図７をそのまま用いて、第２のＭ
Ｃ１ｂ側の制御プログラムに注目すると、ＭＣ１ａから
ＭＣ１ｂ側の監視ビツトに入力されるトグル信号ＴＧａ
は、前回の判定ステップ１５３において、一度監視ビツ
トを判定したときにはＨレベルであったが、ステップ１
５４においてはＬレベルに変化している。

【００６５】したがって、ＭＣ１ｂ側のステップ１５５
において、監視ビツト（トグル信号ＴＧａ）を判定した
ときには、監視ビツトがＬレベルに変化（トグル）して
いるので、トグル信号ＴＧｂをトグル（すなわち、Ｈレ
ベルからＬレベルに変化）させる（ステップ１５６）。
このときのトグル信号ＴＧｂの立ち下がりタイミング
は、図６内のタイミング波形Ｂ１で示される。

【００６６】一方、第１のＭＣ１ａ側の制御プログラム
に注目すれば、最初の判定ステップ１５５においては、
監視ビット（トグル信号ＴＧｂ）がまだトグルしていな
い（すなわち、ＮＯ）と判定されるので、監視タイマの
タイムアウト判定ステップ１４７に進む。しかし、監視
タイマを起動したばかりなので、まだタイムアウトにな
らず、状態変化判定ステップ１２０に進む。

【００６７】その後、ＭＣ１ｂ側のトグル信号ＴＧｂの
出力レベルが変化（トグル）するので、ステップ１５５
において、監視ビット（トグル信号ＴＧｂ）のレベル変
化を検出し、ステップ１５６においてトグル信号ＴＧａ
をトグルさせる。すなわち、トグル信号ＴＧａをＬレベ
ルからＨレベルにする。このときのトグル信号ＴＧａの
立ち上がりタイミングは、図６内のタイミング波形Ａ１
で示される。

【００６８】このように、第１のＭＣ１ａと第２のＭＣ
１ｂとの間で、監視タイマがタイムアップする前に、交
互にトグル信号ＴＧａおよびＴＧｂをトグルさせてい
る。ここで、第２のＭＣ１ｂの制御プログラムが暴走し
て、バックグランドループ（図７内のステップ１２０か
らステップ１５５へのループ）を逸脱して、バックグラ
ンドループに戻らなくなった状態を想定する。

【００６９】このとき、第２のＭＣ１ｂは、ステップ１
５６においてトグル信号ＴＧｂをトグルすることができ
ないので、第１のＭＣ１ａ側においては、内部監視タイ
マを再スタートすることができない。したがって、ステ
ップ１４７において監視タイマのタイムアウトが検出さ
れ、異常処理ステップ１４８において、ＭＣ１ｂの異常
を示す異常検出信号Ｅｂが生成される。

【００７０】異常検出信号Ｅｂは、ＭＣ１ｂのノンマス
カブル割り込み端子ＮＭＩに供給されるとともに、外部
保護回路に送出される。このときの異常検出信号Ｅｂの
出力タイミングは、図６内のタイミング波形Ａ６で示さ
れる。

【００７１】このように、各ＭＣ１ａおよび１ｂ間でト
グル信号ＴＧａおよびＴＧｂを送受信するための２本の
信号線を接続するのみで、ハードウェア構成をさらに低
減するとともに、各ＭＣ１ａおよび１ｂの異常を確実に
検出することができる。

【００７２】実施の形態４．なお、上記実施の形態３で
は、図７の制御プログラムにおいて、トグル信号ＴＧａ
の立ち上げ処理（ステップ１５２）の直後に、監視ビッ
トがＨレベルか否かを判定（ステップ１５３）したが、
他方のＭＣ１ｂの起動監視タイマ処理を追加し、起動時
の異常を検出してもよい。

【００７３】図８は起動監視タイマ処理を追加したこの
発明の実施の形態４による制御プログラム（便宜的に、
一方のＭＣ１ａの制御プログラム）を示すフローチャー
トであり、前述（図７参照）と同様のステップについて
は同一符号を付してその詳細説明を省略する。

【００７４】ここで、前述の実施の形態３（図７）と異
なる点は、判定ステップ１５３の周辺に、他方のＭＣ１
ｂの起動監視タイマ処理ステップ１６１〜１６３を追加
したことのみである。

【００７５】図８において、第１のＭＣ１ａは、自己の
システムのセットアップ処理（ステップ１０１）を完了
してトグル信号ＴＧａを立ち上げる（ステップ１５２）
と、続いて、他方のＭＣ１ｂのセットアップ時の起動時
間を監視するための起動監視タイマをスタートさせる
（ステップ１６１）。起動監視タイマは、ＭＣ１ｂのセ
ットアップ起動時間に対応した第２の所定時間で動作す
るように設定されている。

【００７６】続いて、ステップ１５３において監視ビッ
ト（他方のＭＣ１ｂの起動状態）を監視し、Ｌレベル
（すなわち、ＮＯ）と判定されれば、続いて、起動監視
タイマがタイムアウト（第２の所定時間が経過した）か
否かを判定して起動時間を監視する（ステップ１６
２）。

【００７７】もし、他方のＭＣ１ｂのシステムのセット
アップ処理が第２の所定時間内に完了せず、ステップ１
６２においてタイムアウト（すなわち、ＹＥＳ）と判定
されれば、ＭＣ１ｂの起動失敗処理（ステップ１６３）
を実行した後、ステップ１４１に進む。これにより、Ｍ
Ｃ１ｂの起動失敗を検出することができる。

【００７８】一方、ステップ１６２において、起動監視
タイマがタイムアウトでない（すなわち、ＮＯ）と判定
されれば、監視ビット判定ステップ１５３に戻る。同様
の起動監視タイマ処理は、ＭＣ１ｂにおいても実行さ
れ、ＭＣ１ａの起動失敗も検出される。

【００７９】このように、システムのセットアップ時に
起動監視タイマ処理ステップ１６１〜１６３を実行する
ことにより、ＭＣ１ａおよび１ｂの異常を起動処理中に
おいても検出することができる。

【００８０】実施の形態５．なお、上記実施の形態４で
は、図８の制御プログラムにおいて、起動監視タイマ処
理ステップ１６１〜１６３のみを追加したが、監視タイ
マスタートステップ１４４の後に、さらに、トグル信号
のパルス幅を計測するためのタイマ処理を追加してもよ
い。

【００８１】図９はトグル信号のタイマ処理を追加した
この発明の実施の形態５による制御プログラム（便宜的
に、一方のＭＣ１ａの制御プログラム）を示すフローチ
ャートであり、前述（図８参照）と同様のステップにつ
いては同一符号を付してその詳細説明を省略する。

【００８２】ここで、前述の実施の形態４（図８）と異
なる点は、ステップ１７２〜１７５を追加して、トグル
信号をトグルさせる最小時間を設定し、他方のＭＣの異
常検出処理をタイマ割り込み処理で実行するようにした
ことのみである。図９においては、ステップ１２０から
ステップ１７３へのループによりバックグランドループ
が構成される。

【００８３】一般に、各ＭＣ１ａおよび１ｂの内部処理
の実行速度は、それぞれの処理内容の違いに応じて異な
るので、各ＭＣ１ａおよび１ｂの異常検出処理も、それ
ぞれの実行速度に合わせて行う必要がある。

【００８４】そこで、ＭＣ１ａは、図９内の監視タイマ
のスタート処理（ステップ１４４）に続いて、トグル信
号ＴＧａの最小パルス幅を計測するトグル出力タイマを
スタートさせ（ステップ１７２）、最小パルス幅以上の
時間が経過したか否かを判定する（ステップ１７３）。

【００８５】もし、最小パルス幅以上の設定時間が経過
した（すなわち、ＹＥＳ）と判定されれば、トグル信号
ＴＧａをトグル（ステップ１５４）させた後、トグル出
力タイマを再スタートさせる（ステップ１７４）。

【００８６】ここで、トグル出力タイマの設定値（設定
時間）は、実行すべき処理の中で最も低速の処理に合わ
せて設定されており、これにより、トグル信号ＴＧａを
ほぼ一定のパルス幅で変化（トグル）させることができ
る。

【００８７】このようなトグル信号ＴＧａの変化を、タ
イマ割り込みで起動されるＭＣ異常検出処理（ステップ
１７５）で監視することにより、各ＭＣ１ａおよび１ｂ
の処理速度に応じたＭＣ異常検出を行うことができる。

【００８８】なお、ＭＣ異常検出処理（ステップ１７
５）を起動させるタイマ割り込みの周期は、他方のＭＣ
１ｂ側のトグル出力タイマよりも高速にする必要がある
ことは言うまでもない。

【００８９】図１０はＭＣ異常検出処理（ステップ１７
５）を起動させるためのタイマ割り込み処理のみを詳細
に示すフローチャートである。図１０において、各ステ
ップ１４６〜１４８および１５５は、前述と同様のステ
ップである。このように、トグル出力タイマ処理を行う
ことにより、各ＭＣ１ａおよび１ｂの処理速度に応じた
ＭＣ異常検出を行うことができる。

【００９０】実施の形態６．なお、上記実施の形態５で
は、図１０のタイマ割り込み処理において、監視ビット
の変化（トグル）を判定（ステップ１５５）した直後
に、監視タイマを再スタート（ステップ１４６）させた
が、ステップ１５５の後に第３の所定時間（クロック信
号Ｋａ、Ｋｂの周期に関連した監視ビットの最小パルス
幅に対応）の経過判定ステップを追加し、監視ビットの
最小パルス幅から発振器５ａおよび５ｂ（図５参照）の
異常を監視するようにしてもよい。

【００９１】図１１は第３の所定時間の経過判定ステッ
プを追加したこの発明の実施の形態６によるタイマ割り
込み処理を示すフローチャートであり、前述（図１０参
照）と同様のステップについては同一符号を付してその
詳細説明を省略する。

【００９２】ここで、前述の実施の形態５（図１０）と
異なる点は、タイマ割り込みで起動するＭＣ異常検出処
理において、監視ビットの最小パルス幅を監視するため
の判定ステップ１８１を追加したことのみである。図１
１と同様のタイマ割り込み処理は、ＭＣ１ｂにおいても
実行されることは言うまでもない。

【００９３】一般に、発振器５ａまたは５ｂ（図５参
照）に異常が発生して、クロック信号Ｋａ、Ｋｂの周波
数が高くなると、ＭＣ１ａ、１ｂにおいて損失が増大し
て発熱するため、ＭＣ１ａ、１ｂの破損を招くおそれが
ある。

【００９４】そこで、ＭＣ１ａ内の制御プログラムは、
図１１内のステップ１５５において、監視ビット（トグ
ル信号ＴＧｂ）の変化（トグル）を判定した場合に、第
３の所定時間が経過したか否かを判定し（ステップ１８
１）、トグル信号ＴＧｂのパルス幅が正常か異常（短く
なっている）かを判定する。

【００９５】もし、ステップ１８１において、第３の所
定時間が経過していない（すなわち、ＮＯ）と判定さ
れ、トグル信号ＴＧｂのパルス幅（クロック信号Ｋｂの
周期に対応）が短くなっていることが判定されれば、他
方のＭＣ１ｂの発振器５ｂの出力周波数が高くなり、処
理が異常に速くなっていることを検出することができ
る。

【００９６】したがって、ＭＣ１ｂの異常処理ステップ
１４８に進み、異常検出信号Ｅｂを出力する。このよう
に、第３の所定時間の経過判定ステップ１８１を追加す
ることにより、ＭＣ１ｂ側の発振器５ｂの異常を検出す
ることができる。

【００９７】実施の形態７．なお、上記実施の形態３で
は、各ＭＣ１ａおよび１ｂの異常を検出するのみであっ
たが、各ＭＣ１ａおよび１ｂの処理を正常に復帰できる
ように構成してもよい。

【００９８】図１２は各ＭＣ１ａおよび１ｂにリセット
入力端子ＲＳＴを設けたこの発明の実施の形態７を示す
ブロック構成図であり、前述（図５参照）と同様の構成
については同一符号を付してその詳細説明を省略する。
図１２において、前述の実施の形態３（図５）と異なる
点は、ＭＣ１ａ、１ｂからの異常検出信号Ｅｂ、Ｅａに
より、異常と判定されたＭＣ１ｂ、１ａをリセットする
ことのみである。

【００９９】この場合、ＭＣ１ａ、１ｂから生成された
異常検出信号Ｅｂ、Ｅａは、論理和回路１３ａ、１３ｂ
を介して、各ＭＣ１ｂおよび１ａのリセット入力端子Ｒ
ＳＴに入力される。また、論理和回路１３ａ、１３ｂの
他方の入力端子には、外部からのシステムリセット信号
Ｒｓｔが入力される。

【０１００】一般に、ＭＣ１ａまたは１ｂが暴走して異
常検出された後に、ＭＣシステムによっては、ＭＣ１
ａ、１ｂの処理を通常状態に復帰させたい場合が生じ
る。しかし、ＭＣ１ａ、１ｂが一旦暴走すれば、どのよ
うな動作をするかを補償することができず、ＭＣ１ａ、
１ｂの内部設定レジスタまで書き換えられている可能性
もある。

【０１０１】そこで、ＭＣ１ａ、１ｂの異常を検出した
場合には、異常検出信号Ｅａ、Ｅｂを用いて、異常判定
されたＭＣ１ａ、１ｂをリセットすることにより、ＭＣ
１ａ、１ｂの内部設定レジスタの初期化を実行すればよ
い。

【０１０２】図１２において、異常検出信号Ｅｂ、Ｅａ
は、論理和回路１３ａ、１３ｂを介してリセット入力端
子ＲＳＴに入力されるので、異常検出されたＭＣ１ｂ、
１ａを初期化して確実に正常状態に復帰させることがで
きる。

【０１０３】

【発明の効果】以上のようにこの発明の請求項１によれ
ば、ＭＣシステムを構成する第１および第２のＭＣを備
え、第１および第２のＭＣは、各他方の出力信号に基づ
いて各他方のＭＣの異常を検出する異常検出手段を含
み、異常検出手段は、各他方のＭＣの出力信号の状態を
監視するために第１の所定時間で動作する監視タイマ手
段と、割り込みなどの状態変化が発生したときに実行す
る複数の処理手段と、状態変化が発生しない場合に実行
するバックグランドループとを有し、各他方のＭＣから
の出力信号の状態を監視して、第１の所定時間以内に各
他方のＭＣの状態変化が発生しない場合には、バックグ
ランドループにより異常検出処理を実行するようにした
ので、複数のＭＣの異常を少ないハードウェア構成で信
頼性を損なうことなく効果的に検出することのできるＭ
Ｃの異常検出回路が得られる効果がある。

【０１０４】また、この発明の請求項２によれば、請求
項１において、第１のＭＣの出力信号によりセットさ
れ、且つ、第２のＭＣの出力信号によりリセットされる
フリップフロップを備え、フリップフロップの出力信号
は、第１および第２のＭＣに入力され、異常検出手段
は、フリップフロップの出力信号に基づいて各他方のＭ
Ｃの異常を検出するようにしたので、複数のＭＣの異常
を少ないハードウェア構成で信頼性を損なうことなく効
果的に検出することのできるＭＣの異常検出回路が得ら
れる効果がある。

【０１０５】また、この発明の請求項３によれば、請求
項２において、異常検出手段は、第１の所定時間以内に
フリップフロップの状態変化が発生した場合には、フリ
ップフロップの出力状態を元に戻すための復帰信号を生
成し、第１の所定時間以内にフリップフロップの状態変
化が発生しない場合には、バックグランドループにより
異常検出処理を実行するようにしたので、複数のＭＣの
異常を少ないハードウェア構成で信頼性を損なうことな
く効果的に検出することのできるＭＣの異常検出回路が
得られる効果がある。

【０１０６】また、この発明の請求項４によれば、請求
項１において、第１および第２のＭＣは、それぞれ、ト
グル出力端子および監視ビット入力端子を備え、第１お
よび第２のＭＣの各トグル出力端子は、各他方のＭＣの
各監視ビット入力端子に接続され、異常検出手段は、各
他方のＭＣのトグル出力端子からのトグル信号の状態を
監視するようにしたので、複数のＭＣの異常を少ないハ
ードウェア構成で信頼性を損なうことなく効果的に検出
することのできるＭＣの異常検出回路が得られる効果が
ある。

【０１０７】また、この発明の請求項５によれば、請求
項４において、異常検出手段は、バックグランドループ
により、トグル信号を第１の所定時間以上で状態変化さ
せる処理を行い、タイマ割り込み処理により第１の所定
時間以内に各他方のＭＣから出力されるトグル信号の状
態変化を監視するようにしたので、複数のＭＣの異常を
少ないハードウェア構成で信頼性を損なうことなく効果
的に検出することのできるＭＣの異常検出回路が得られ
る効果がある。

【０１０８】また、この発明の請求項６によれば、請求
項１から請求項５までのいずれかにおいて、異常検出手
段は、第１および第２のＭＣのセットアップ時間差を求
める時間差演算手段と、セットアップ時間差に基づいて
異常検出の誤動作を防止する誤動作防止手段とを含み、
誤動作防止手段は、第１および第２のＭＣのうちで速く
セットアップされるＭＣの異常検出動作を、セットアッ
プ時間差分だけ待たせることにより、セットアップ時間
差による異常検出の誤動作を防止したので、複数のＭＣ
の異常を少ないハードウェア構成で信頼性を損なうこと
なく効果的に検出することのできるＭＣの異常検出回路
が得られる効果がある。

【０１０９】また、この発明の請求項７によれば、請求
項１から請求項６までのいずれかにおいて、異常検出手
段は、各他方のＭＣのセットアップ起動時間に対応した
第２の所定時間で動作する起動監視タイマを含み、第１
および第２のＭＣのセットアップ処理の完了後に、各他
方のＭＣの出力信号の状態を監視し、第２の所定時間以
内に各他方のＭＣの出力信号の状態変化が発生しない場
合には、各他方のＭＣの起動失敗を検出するようにした
ので、複数のＭＣの異常を少ないハードウェア構成で信
頼性を損なうことなく効果的に検出することのできるＭ
Ｃの異常検出回路が得られる効果がある。

【０１１０】また、この発明の請求項８によれば、請求
項１から請求項７までのいずれかにおいて、第１および
第２のＭＣに個別にクロック信号を入力する発振器を備
え、異常検出手段は、タイマ割り込みにより、クロック
信号の周期に対応した第３の所定時間以内に第１および
第２のＭＣの状態変化が発生したか否かを監視し、第３
の所定時間以内に状態変化が発生したときに発振器の異
常を検出するようにしたので、複数のＭＣの異常を少な
いハードウェア構成で信頼性を損なうことなく効果的に
検出することのできるＭＣの異常検出回路が得られる効
果がある。

【０１１１】また、この発明の請求項９によれば、請求
項１から請求項８までのいずれかにおいて、異常検出手
段は、各他方のＭＣの異常を検出したときに異常検出信
号を生成し、異常検出信号により、異常検出された各他
方のＭＣをリセットして、各他方のＭＣの処理状態を復
帰させるようにしたので、複数のＭＣの異常を少ないハ
ードウェア構成で信頼性を損なうことなく効果的に検出
することのできるＭＣの異常検出回路が得られる効果が
ある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すブロック構成
図である。

【図２】 この発明の実施の形態１の動作を説明するた
めのタイミングチャートである。

【図３】 この発明の実施の形態１の動作を示すフロー
チャートである。

【図４】 この発明の実施の形態２の動作を示すフロー
チャートである。

【図５】 この発明の実施の形態３を示すブロック構成
図である。

【図６】 この発明の実施の形態３の動作を説明するた
めのタイミングチャートである。

【図７】 この発明の実施の形態３の動作を示すフロー
チャートである。

【図８】 この発明の実施の形態４の動作を示すフロー
チャートである。

【図９】 この発明の実施の形態５の動作を示すフロー
チャートである。

【図１０】 この発明の実施の形態５によるタイマ割り
込み動作を示すフローチャートである。

【図１１】 この発明の実施の形態６によるタイマ割り
込み動作を示すフローチャートである。

【図１２】 この発明の実施の形態７を示すブロック構
成図である。

【図１３】 従来のＭＣの異常検出回路を示すブロック
構成図である。

【図１４】 従来のＭＣの異常検出回路の動作を説明す
るためのタイミングチャートである。

【図１５】 従来のＭＣの異常検出回路の動作を示すフ
ローチャートである。

【符号の説明】

１ａ、１ｂ ＭＣ（マイクロコンピュータ）、２ａ、２
ｂ アドレスデコード回路、３ａ、３ｂ 論理積回路、
５ａ、５ｂ 発振器、６ ＦＦ（ＲＳフリップフロップ
回路）、１３ａ、１３ｂ 論理和回路、Ｅａ、Ｅｂ 異
常検出信号、Ｋａ、Ｋｂ クロック信号、Ｇａ、Ｇｂ、
Ｐ 出力信号、Ｑ 出力端子、Ｒ、ＲＳＴ リセット入
力端子、Ｓ セット入力端子、ＴＧａ、ＴＧｂ トグル
信号、１０１ セットアップするステップ、１３０Ａ〜
１３０Ｎ 処理手段、１４０推定待ち時間処理ステップ
（時間差演算手段）、１４４ 監視タイマをスタートさ
せるステップ（監視タイマ手段）、１４７ 所定時間以
内の状態変化を判定するステップ、１４８ 異常検出処
理ステップ、１５５ 状態変化を監視するステップ、１
８１ 第３の所定時間の経過判定ステップ。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータシステムを構成す
   る第１および第２のマイクロコンピュータを備え、 前記第１および第２のマイクロコンピュータは、各他方
   の出力信号に基づいて前記各他方のマイクロコンピュー
   タの異常を検出する異常検出手段を含み、 前記異常検出手段は、 前記各他方のマイクロコンピュータの出力信号の状態を
   監視するために第１の所定時間で動作する監視タイマ手
   段と、 割り込みなどの状態変化が発生したときに実行する複数
   の処理手段と、 前記状態変化が発生しない場合に実行するバックグラン
   ドループとを有し、 前記各他方のマイクロコンピュータからの出力信号の状
   態を監視して、前記第１の所定時間以内に前記各他方の
   マイクロコンピュータの状態変化が発生しない場合に
   は、前記バックグランドループにより異常検出処理を実
   行することを特徴とするマイクロコンピュータの異常検
   出回路。
2. 【請求項２】 前記第１のマイクロコンピュータの出力
   信号によりセットされ、且つ、前記第２のマイクロコン
   ピュータの出力信号によりリセットされるフリップフロ
   ップを備え、 前記フリップフロップの出力信号は、前記第１および第
   ２のマイクロコンピュータに入力され、 前記異常検出手段は、前記フリップフロップの出力信号
   に基づいて前記各他方のマイクロコンピュータの異常を
   検出することを特徴とする請求項１に記載のマイクロコ
   ンピュータの異常検出回路。
3. 【請求項３】 前記異常検出手段は、 前記第１の所定時間以内に前記フリップフロップの状態
   変化が発生した場合には、前記フリップフロップの出力
   状態を元に戻すための復帰信号を生成し、 前記第１の所定時間以内に前記フリップフロップの状態
   変化が発生しない場合には、前記バックグランドループ
   により異常検出処理を実行することを特徴とする請求項
   ２に記載のマイクロコンピュータの異常検出回路。
4. 【請求項４】 前記第１および第２のマイクロコンピュ
   ータは、それぞれ、トグル出力端子および監視ビット入
   力端子を備え、 前記第１および第２のマイクロコンピュータの各トグル
   出力端子は、前記各他方のマイクロコンピュータの各監
   視ビット入力端子に接続され、 前記異常検出手段は、前記各他方のマイクロコンピュー
   タのトグル出力端子からのトグル信号の状態を監視する
   ことを特徴とする請求項１に記載のマイクロコンピュー
   タの異常検出回路。
5. 【請求項５】 前記異常検出手段は、 前記バックグランドループにより、前記トグル信号を前
   記第１の所定時間以上で状態変化させる処理を行い、 タイマ割り込み処理により前記第１の所定時間以内に前
   記各他方のマイクロコンピュータから出力されるトグル
   信号の状態変化を監視することを特徴とする請求項４に
   記載のマイクロコンピュータの異常検出回路。
6. 【請求項６】 前記異常検出手段は、 前記第１および第２のマイクロコンピュータのセットア
   ップ時間差を求める時間差演算手段と、 前記セットアップ時間差に基づいて異常検出の誤動作を
   防止する誤動作防止手段とを含み、 前記誤動作防止手段は、前記第１および第２のマイクロ
   コンピュータのうちで速くセットアップされるマイクロ
   コンピュータの異常検出動作を、前記セットアップ時間
   差分だけ待たせることにより、前記セットアップ時間差
   による異常検出の誤動作を防止したことを特徴とする請
   求項１から請求項５までのいずれかに記載のマイクロコ
   ンピュータの異常検出回路。
7. 【請求項７】 前記異常検出手段は、 前記各他方のマイクロコンピュータのセットアップ起動
   時間に対応した第２の所定時間で動作する起動監視タイ
   マを含み、 前記第１および第２のマイクロコンピュータのセットア
   ップ処理の完了後に、前記各他方のマイクロコンピュー
   タの出力信号の状態を監視し、 前記第２の所定時間以内に各他方のマイクロコンピュー
   タの出力信号の状態変化が発生しない場合には、各他方
   のマイクロコンピュータの起動失敗を検出することを特
   徴とする請求項１から請求項６までのいずれかに記載の
   マイクロコンピュータの異常検出回路。
8. 【請求項８】 前記第１および第２のマイクロコンピュ
   ータに個別にクロック信号を入力する発振器を備え、 前記異常検出手段は、 タイマ割り込みにより、前記クロック信号の周期に対応
   した第３の所定時間以内に前記第１および第２のマイク
   ロコンピュータの状態変化が発生したか否かを監視し、
   前記第３の所定時間以内に状態変化が発生したときに前
   記発振器の異常を検出することを特徴とする請求項１か
   ら請求項７までのいずれかに記載のマイクロコンピュー
   タの異常検出回路。
9. 【請求項９】 前記異常検出手段は、 前記各他方のマイクロコンピュータの異常を検出したと
   きに異常検出信号を生成し、 前記異常検出信号により、異常検出された前記各他方の
   マイクロコンピュータをリセットして、前記各他方のマ
   イクロコンピュータの処理状態を復帰させることを特徴
   とする請求項１から請求項８までのいずれかに記載のマ
   イクロコンピュータの異常検出回路。